数字电子技术（微课版） 课件 谢永超 3 触发器的分析与应用

触发器基础知识

主要内容1.导入；2.RS、JK、D、T、T’各种集成触发器的特点、功能与使用方法；3.简单时序逻辑电路的分析。导入组合逻辑电路：与原状态无关，其基本单元—门电路；时序逻辑电路：与原状态有关，其基本单元—触发器。一、触发器概述1、触发器的基本特性：

它有两个稳定的状态：0状态和1状态；

在不同的输入情况下，它可以被置成0状态或1状态；

当输入信号消失后，所置成的状态能够保持不变。

所以，触发器可以接收、保持和输出信号。2、触发器分类：（1）按功能：RS

D

JK

T

（2）按结构：基本RS同步RS

主从型维持阻塞型边沿触发器二、

RS触发器1、基本RS触发器-----各种触发器的最基本单元（1）逻辑电路及逻辑符号Q=1、Q=0的状态称1状态，置位状态Q=0、Q=1的状态称0状态，复位状态RSQ（2）逻辑功能分析：10010

10①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。二、

RS触发器0110RSQ010②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。1

01二、

RS触发器11RSQ010101③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。101

1不变10二、

RS触发器00RSQ01010111不变不定④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。11？0

0二、

RS触发器（3）RS触发器逻辑功能的描述方法1）状态转换真值表R

SnQ1+nQ功能00

000

1××不定01

001

10001=+nQ置010

010

11111=+nQ置111

011

101nnQQ=+1保持现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。二、

RS触发器特性方程:

触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式2）特性方程：（状态方程特征方程次态Qn+1的卡诺图）R

SnQ1+nQ功能00

000

1××不定01

001

10001=+nQ置010

010

11111=+nQ置111

011

101nnQQ=+1保持Qn000111100××0011110

R

SSS二、

RS触发器①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RSRS若＝10，触发器就会翻转成为1状态。②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RSRS若＝01，触发器就会翻转成为0状态。描述触发器的状态转换关系及转换条件的图形称为状态图3）状态图转换图：01×1/1×/10/01/RSR

SnQ1+nQ功能00

000

1××不定01

001

10001=+nQ置010

010

11111=+nQ置111

011

101nnQQ=+1保持二、

RS触发器RSQQ置1置0置1置1置1保持不允许反映触发器输入信号取值和状态之间对应关系的图形称为波形图4）波形图：二、

RS触发器基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。用或非门也可构成基本RS触发器(输入端为高电平有效)二、

RS触发器（1）逻辑电路RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，Qn+1工作情况由R、S及Qn决定。2、时钟控制RS触发器输入信号(R、S)的作用受时钟脉冲控制二、

RS触发器

（2）逻辑功能：1）真值表：

CPRSQnQn+1功能0×

×

×QnnnQQ=+1

保持1000100101nnQQ=+1

保持101010111111=+nQ

置1110011010001=+nQ

置011101111××不定G1

G2G3

G4&S

CPRQQ&&&RS2）特性方程：(约束条件)

Qn

00

01

11

10

0

1

1

1

×

S

R1×S二、

RS触发器3）状态转换图：01×0/0×/01/10/RS4）波形图：不变不变不变不变不变不变置1置0置1置0不变特点:（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。二、

RS触发器3、主从RS触发器两个时钟RS控制的RS触发器即可构成主从RS触发器。从触发器主触发器1QQQMSRCPQM1S1R1S1RC1FF2FF1

1S

1RS

CP

RQQC1主从触发下降沿触发工作原理：（1）、CP由0上升到1时（上升沿），主触发器接收RS信号，从触发器被封锁；（2）、CP由1下降到0时（下降沿），从触发器追随主触发器状态，且主触发器被CP＝0封锁。二、

RS触发器波形分析实例：设Q初态为0CPRSQMQ二、

RS触发器4、集成基本RS触发器EN＝1时工作EN＝0时禁止(b)CC4044的引脚图

16

15

14

13

12

11

10

9CC4044

1

2

3

4

5

6

7

8VDD

4S

4R

1Q

2R

2S

3Q

2Q4Q

NC

1S

1R

EN

3R

3SVSS(a)74LS279的引脚图

16

15

14

13

12

11

10

974LS279

1

2

3

4

5

6

7

8VCC4S

4R

4Q3SA

3SB

3R

3Q1R

1SA

1SB

1Q

2R

2S

2QGND1S3S二、

RS触发器CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：2、逻辑功能：二、D触发器(钟控D触发器)（D锁存器）

DCP

1DC1QQ1、逻辑电路QQG3

G4G1

G2

S

R1&&&&CPD0101Qn+1DD触发器状态转移真值表在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。状态图波形图二、D触发器(钟控D触发器)（D锁存器）集成D触发器二、D触发器(钟控D触发器)（D锁存器）集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。二、D触发器(钟控D触发器)（D锁存器）补充：带多输入端（与输入）的触发器：QQC1(a)D1D2CPS1D&RSDRD（a）、边沿触发型D触发器注意：电路结构相同，逻辑功能可不同；逻辑功能相同，电路结构可不同。(b)QQC1J1J2CPS1J&RK1K21K&SDRD（b）、边沿触发型JK触发器二、D触发器(钟控D触发器)（D锁存器）三、

JK触发器1、逻辑电路G3

G4G1

G2JCPKJCPKJCPKQQJCPKQQQQ(a)逻辑电路(b)曾用符号1JC11KQQ(c)国标符号&&&&JK=00时不变JK=01时置0JK=10时置1JK=11时翻转小结真值表2、逻辑功能：计数G3

G4G1

G2JCPKQQ&&&&三、

JK触发器4、波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。3、状态转换图及特性方程：CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：三、

JK触发器5、边沿触发型触发器从结构上保证触发器仅在CP上升沿或下降沿才接收信号，CP的其它时刻，触发器保持状态不变。电路符号：以JK触发器为例

1J

1KJ

CP

KQQC1

1J

1KJ

CP

KQQC1上升沿触发边沿触发下升沿触发注意：根据使用器件不同，可分为TTL触发器和CMOS触发器。边沿JK触发器的特点:①边沿触发，无一次变化问题。②功能齐全，使用方便灵活。③抗干扰能力极强，工作速度很高。三、

JK触发器

边沿JK触发器的理想波形图下降沿触发的边沿JK触发器

设Q初态为0CPJQK三、

JK触发器G1G4G3G2QQRDSDJKCPABCD>1>1&&&&&&

JCPK

1J1KQQ

C1SDRDSR边沿JK触发器CT74LS112逻辑图逻辑符号三、

JK触发器集成边沿JK触发器①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意三、

JK触发器四、T触发器T

1J

1KJCPKQQC1Qn01Qn00011011Qn+1JKJK触发器简化真值表：JK触发器特性方程：T触发器的特性方程：则有：T＝0相当于J＝K＝0

T＝1相当于J＝K＝1令J＝K＝T

T´

触发器

CPQQC1T´(T=1)1J1K令T触发器中，总是为1，则为T´触发器。T´触发器的特性方程：T´触发器仅具有计数功能。四、T触发器（一）D触发器JK触发器：D触发器特性方程：JK触发器特性方程：则：若用与非门实现注意：转换后，触发方式仍为原触发器的触发方式。（此例仍为D触发器的上升沿触发）&&&1DC1CPJK&D&&11DC1CPJK≥1D五、触发器逻辑功能的转换（二）D触发器T触发器：D触发器特性方程：T触发器特性方程：则：1DC1＝1CPT小结：触发器转换方法：2、根据输入端关系和现有触发器，画出逻辑电路图。D触发器特性方程：T´触发器特性方程：则：1DC1CP（三）D触发器T′触发器：1、比较特性方程；五、触发器逻辑功能的转换（四）D触发器RS触发器：D触发器特性方程：RS触发器特性方程：则：1DC1CPSR1&≥1

（五）JK触发器D触发器：D触发器特性方程：JK触发器特性方程：则：∴

J＝D

K＝D1KC1CPD11Jp.95图5－19五、触发器逻辑功能的转换小结2、触发器的结构：维持阻塞型（上升沿触发）主从型（下降沿触发）边沿触发型（上升沿或下降沿触发）逻辑功能相同，电路结构可不同；电路结构相同，逻辑功能可不同。3、触发器的触发方式：电平触发边沿触发4、常用触发器功能比较：

(1)、JK：功能最齐全，用于计数、数据存储、移位；

(2)、D：一个输入端，可方便地转换为其它功能的触发器用于移位寄存、数据寄存；

(3)、T：就用于计数。5、触发器之间的相互转换：(触发方式仍不变)

1、触发器的逻辑功能：RSDJKTT´六、集成触发器1、维持—阻塞型触发器

利用触发器翻转时内部产生的脉冲信号把引起空翻的信号通道封住而消除空翻。从结构上看：设置了维持线和阻塞线。例如：维持阻塞型D触发器利用CP的上升沿触发QQ123456CPD置0阻塞线置1阻塞线置1维持线置0维持线（1）逻辑图：（2）电路符号：CPD（3）波形分析例：直接置位、复位端优先级最高。CP12342、触发器的应用（1）直接用于控制；（2）时序电路的功能部件等。例1多路控制公共照明灯开关电路：c4027

1JC11K~220VKMEL+VDD(10V)KMV1V2DQQJKR1CR2RC1R3S1S2S3SDRDp.94图5-18说明：1、JK触发器作T触发器使用，接通电源，C1充电后，J＝K＝1处于计数状态；

2、C4027为上升沿触发，RD、SD为高电平有效，接通电源瞬间RD＝1、SD＝0

Q＝0（复位），随着C充