基于fpga芯片的fsk调制和解调系统的设计

基于fpga芯片的fsk调制和解调系统的设计

0fpga系统技术特点fsec模糊控制（fsk）是一种常见的数字调整方法。由于它具有抗噪声能力好、传输距离长、误码率低等优点，在中低速数据传输中得到了广泛应用。传统的FSK调制解调系统都是采用复杂的硬件电路来实现,系统体积较大,可靠性不高且调试不便。随着EDA技术的高速发展,大规模可编程逻辑器件应运而生,给设计人员带来了诸多方便。现场可编程门阵列(Field-ProgrammableGateArray,FPGA)具有可编程性、开发周期短、集成化程度高等特点,它可以将部分器件完成的功能在该芯片内部实现,这样原有的系统体积大大减小的同时还提高了系统的稳定性。同时可以运用EDA软件进行在线仿真和调试,易于进行功能的扩展和升级。因此,提出了一种以FPGA作为硬件核心,采用VHDL语言进行系统设计,构建FSK调制/解调器模型的方法,该方法具有良好的可移植性及产品升级的系统性。1fsk调制器的设计与模拟1.1基带信号转换模块的设计键控法是在二进制基带矩形脉冲序列的控制下通过开关电路对两个不同的独立频率源进行选通,使其在每一个码元Ts期间输出f1或f2。根据键控法调制的原理,FSK调制信号的实现框图如图1所示。在FPGA上实现对外部时钟信号进行分频,得到f1和f2频率的载波,利用要传输的基带信号控制二选一数据选择器选择不同载波信号输出作为FSK调制信号,此时FSK信号是载波为方波的数字信号。在实际过程中利用D/A转换模块完成模拟调制信号的转变。分频器采用参数可变的设置方式实现不同的分频数,二选一数据选择器直接调用Altera公司提供的宏功能模块(LibraryofParameterizedModule,LPM)即可实现。基带信号使用伪随机序列发生器来模拟测试。m序列是一种在数字通信中应用十分广泛的伪随机序列,由于具有随机性、规律性及良好的自相关性和互相关性,易实现等特点,所以采用m序列作为基带信号。1.2ep1c12q20c6芯片仿真根据设计思路,采用VHDL语言编写代码实现分频器和m序列信号,对整个程序编译。并在Altera公司提供的FPGA开发集成环境QuartusII9.0下,使用Cyclone系列的EP1C12Q240C6芯片分别对子模块进行时序仿真。其时序仿真结果如图2所示。图中sta为启动信号:sta=0不调制,sta=1时开始调制;m序列(基带信号)长度为15;code为已调的FSK信号。信号m为“0”时,输出载频f1的方波信号;m为“1”时,输出载频f2的方波信号,而且载频值相差较大,可以根据实际情况改变分频器的分频预置数调制载频值的大小。仿真时序满足FSK调制的要求。2fsk解调器的设计和模拟2.1判决器作用及门限值过零检测法的基本思想是:单位时间内信号经过零点的次数,可以用来衡量频率的高低,故检出数字调频信号的过零点数即可得到相应的载波频率值,根据已知的载波频率确定基带信号。具体的FSK信号的解调框图如图3所示。假设已调FSK信号是经过数模转换后的方波信号。控制信号作为同步信号,启动系统的解调工作。由于要计算调制信号一个周期内的过零点次数,所以时钟计数器用来计算调制信号的周期,如果时钟频率与FSK调制信号频率fclk∶fnrz=1∶11,那么表示每11个CLK时钟周期发送一个FSK调制信号,即当时钟计数器从0递增到10时,一个调制信号传输结束。计数器对一个周期内已调FSK信号上升沿的个数(即过零点的个数)进行计数。判决器作用主要是在调制信号的一个周期内,对计数器m的值进行判决。判决门限值根据调制信号和基带信号的频率的比值决定。如果一个FSK调制信号码元中有8个周期的载波f1或者有4个周期的载波f2,则判决门限值x可以选择x=8也可以选择x=4。通过判决器就可以恢复出原始的基带信号。判决器的门限可以选6或者7,使得解调器有一定的容错能力,能更好的解调出基带信号。根据上述设计思路,利用VHDL语言编程程序,关键代码如下:2.2基带波形和拉格兰带为了测试解调模块功能的优劣,可以把基带信号先进行调制后经过理想无噪信道传输进入解调模块,比较解调输出的波形是否与基带波形一致。其FSK解调系统时序仿真结果如图4所示。图中a为启动信号,sta=1时开始解调;m4为伪随机序列基带信号;codem4为已调的FSK信号,decodem4为解调输出基带信号。从图中可以看出,解调基带信号decodem4和调制FSK调信号codem4之间存在一定周期延时,信号波形一致,系统能较好的完成FSK信号的解调。3fsk.sof验证为了较好地验证FSK系统,采用Cyclone系列的FPGA芯片EP1C12Q240C6构成硬件测试平台。设计的工程时序仿真通过后,对输入输出信号进行芯片引脚绑定,然后重新对工程进行编译,最后下载编译后生成的配置文件fsk.sof完成硬件验证。图5是利用示波器观测输入基带信号和解调后基带信号的波形图,基带信号是一串m序列。可以看到,基带信号的开始时刻与解调信号的开始时刻存在一定的时间间隔,解调的信号波形与基带信号波形一致。延时的大小不仅与连线的长短和逻辑单元的数目有关,而且和器件的制造工艺、工作环境等有关。另外,解调信号存在“毛刺”现象,可以使用后续电路的改进消除其影响。4fpga调解调系统的特点传统的FSK调制解调方式采用硬