15数字逻辑实验指导书

数字规律与数字系统试验指导书青岛大学信息工程学院试验中心 巨春民20233月1试验报告要求本课程试验报告要求用电子版。每位同学用自己的学号 +班级+姓名建一个文件夹〔如2023xxxxxxx计算机X班张三，再在其中以“试验x”作为子文件夹，子文件夹中包括WORD文档试验报告〔名称为“试验x试验报告，格式为试验名称、试验目的、试验内容，试验内中的电路图用Multisim中电路图复制粘贴〕和试验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图〔以其试验内容命名。10一、试验目的生疏电路仿真软件Multisim的安装与使用方法。验证常用集成规律门电路的规律功能。把握各种门电路的规律符号。了解集成电路的外引线排列及其使用方法。学会用Multisim设计子电路。二、试验内容1.1输入B0011A0101与门L=AB或门L=A+B输 出与非门 或非门 异或门 反相器输入B0011A0101与门L=AB或门L=A+B输 出与非门 或非门 异或门 反相器L(AB)” L=(AB)” L=AB L=A”用2输入与门7408和4输入与非门7420设计一个8输入与非门子电路，实现输出LL=ABCDEFGH)”1.2输出L1.28输入与非门规律功能表输入ABCDEFGH111111110111111100111111000111110000111100000111000000110000000100000000三、试验总结四、心得与体会试验二门电路根底一、试验目的把握CMOS反相器、与非门、或非门的构成与工作原理。生疏CMOS传输门的使用方法。二、试验内容NMOSPMOSCMOSY=A’。给出电路图，分析其2-1。2-1CMOS反相器规律功能表A01Y2-2。2-2CMOS与非门规律功能表输入输出ABY000110112NMOS2PMOSCMOSY=(A+B)’。给出电路图，分2-3。2-3CMOS或非门规律功能表输入输出ABY00011011用CMOS传输门和反相器构成异或门实现Y=A 能填入表2-4。2-4或非门规律功能表输入输出A0B0Y011011用1 片漏极开路的2 输入端CMOS 与非门电路74HC01D 实现与或非门Y=〔AB+CD+EF+G〕2-。输入L输入LABCDEFGH110000000011000000001100000000111010101001010101111111110。0000000三、试验总结〔一〕一、试验目的把握组合规律电路的设计方法把握全加器的规律功能二、试验内容(1~2个)2.1输入输出A输入输出ABCi-1SCo000010100110001011101111一个指示列车等待进站的规律电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车恳求进站时，无论其它两种列车是否恳求进站，一号灯亮。当特快没有恳求，直快恳求进站时，无论慢车是否恳求，二号灯亮。当特快和直快均没有恳求，而慢车有恳求时，三号灯亮。给出设计过程，写出各输出端的规律表达式，给出电路图并验证其规律功能。实现。给出设计过程，写出各输出端的规律表达式，给出电路图并验证其规律功能。实现。给出设计过程，写出各输出端的规律表达式，给出电路图并验证其规律功能。设计一个十六进制共阴极7段显示译码器，其译码输出真值表如表3.2所示，写出各输出Multisim下仿真验证其功能。输入输出数字AAA输入输出数字AAAA3 2 1 0YY YY YYYa b c d e f g字形000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101110111B10110011111C11001001110D11010111101E11101001111F11111000111三、试验总结一、试验目的二、试验内容验证优先编码器74148的规律功能，给出接线电路图，并按表4.1输入编码信号，将各输4.1中。表4.1 优先编码器74148规律功能表I’7I’6I’5I’4I’3I’2I’1I’0Y’2Y’1Y’0Y’SY’EX╳╳╳╳╳╳╳╳11111111╳╳╳╳╳╳╳╳╳╳╳0╳╳╳╳╳10╳╳╳╳110╳ ╳ ╳0111110 ╳ ╳0111111 0 ╳0111111 1 0输入输出S’1000╳01╳00输入输出S’1000╳01╳0011011011接线电路图，并验证其规律功能填入表4.2。设编码输入信号为A’

，编码输出信号为高电平0Z3~Z。0

15 0输入输出S’10000输入输出S’100000151413121110987654321╳10111111011╳11╳01╳╳╳1╳0╳╳╳110╳╳╳╳11╳01╳╳0A’A’A’A’A’A’A’A’A’A’A’A’A’A’A’ Z Z Z Z0 3 2 1 0╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳111111111111111╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳0111111110 ╳ ╳ ╳ ╳011111111╳╳01111111111110011111111111110111111111111147414832线-5Multisim接线电路图，并验证其规律功能填入表4.3。设编码输入信号为A’

，编码输出信号为高电平0Z4~Z。0

31 0输入最高优先级信号输出表4.3 32线-5输入最高优先级信号输出ZZ4Z3Z2Z1Z0A’31=0A’30=0A’29=0A’28=0A’27=0A’26=0A’25=0A’24=0A’23=0A’22=0A’21=0A’20=0A’19=0A’18=0A’17=0A’16=0A’15=0A’14=0A’13=011A’10=0A’9=0A’8=0A’7=0A’6=0A’5=0A’4=0A’3=0A’2=0A’1=0A’0=0A’ =0三、试验总结一、试验目的二、试验内容验证3-8译码器74138的规律功能，给出接线电路图，并按表5.1输入译码信号，将各输5.1中。输入输出5.13-8输入输出SS”S”AAAY”Y”Y”Y”Y”Y”Y”Y”123210765432100XXXXX11XXXX1X1XXX1000001000011000101000111001001001011001101001112741384线-16Multisim3 规律电路图，并验证其规律功能填入表 5.2。设译编码输入信号为B~B3 L” ~L”。15 0输入输出L” ~L输入输出L” ~L”说明15 0BBBB3210000000010010001101000101011001111000100110101011110011011110111174138FAB”C”AB”C”ABC”ABC，给出规律5.3。5.3规律函数真值表输入输出ABCF000001010011100101110111(选做)4线-1674LS154来实现试验三“内容3——十六进制显示译码器”的规律功能。写出规律表达式，给出规律电路图，并验证其规律功能。三、试验总结〔二〕与数据选择器一、试验目的把握数据选择器的规律功能及实现规律函数的方法二、试验内容6.1输入数据和选择6.1中。表6.1 4选1数据选择器74153规律功能表输入输出S”1A1XA0XD3XD2XD1XD0XY000XXX0000XXX1001XX0X001XX1X010X0XX010X1XX0110XXX0111XXX用8 选1 数据选择器74151 和适当的门电路实现逻辑函数FAB”C”AB”C”ABC”ABC6.3。表6.2 8选1数据选择器74151规律功能表输入输出S”1A2XA1XA0XD7XD6XD5XD4XD3XD2XD1XD0XY0W10000XXXXXXX0010000XXXXXXX1100001XXXXXX0X010001XXXXXX1X100010XXXXX0XX010010XXXXX1XX100011XXXX0XXX010011XXXX1XXX100100XXX0XXXX010100XXX1XXXX100101XX0XXXXX010101XX1XXXXX100110X0XXXXXX010110X1XXXXXX1001110XXXXXXX0101111XXXXXXX106.3规律函数真值表输入输出A0B0C0F001010011100101110111A、B、AB、O6.1中用箭头指示的授受关系。要求用8选1数据选择器74151和适当的门电路来实现。给出设计步骤，画出规律Multisim下验证其规律功能。6.1输血授受匹配关系三、试验总结试验七触发器一、试验目的娴熟把握根本SR锁存器的规律功能与电路构成。把握触发器的电路构造与工作原理及状态转换时序关系。把握不同规律功能触发器之间的相互转换。二、试验内容Multisim7.1中。7.1用或非门构成的根本SR锁存器功能表SRQnQn1(Qn1)”〔锁存器状态〕000001010011100101110111Multisim7.2中。7.2用与非门构成的根本SR锁存器功能表S”DR”DQnQn1(Qn1)”功能〔锁存器状态〕110111010011100101000001D74HC747.3中。输入现态次态S”R”输入现态次态S”R”CLKDQnQn1功能说明DD01××001××110××010××111↑0011↑0111↑1011↑11DJKMultisim7.4中输入现态次态7.4用D触发器实现的JK输入现态次态JKCLKQnQn100↑000↑101↑001↑110↑010↑111↑011↑1JK触发器加适当的门电路实现DMultisim7.5中7.5用JK触发器实现的D触发器的规律功能输入现态次态DCLKQnQn10↓00↓11↓01↓14JK4Multisim仿真验证其7.6中输入CLK现态次态QnQnQnQnQn输入CLK现态次态QnQnQnQnQn1Qn1Qn1Qn103 2 1 03 2 1↓0000↓0001↓0010↓0011↓0100↓0101↓0110↓0111↓1000↓1001↓1010↓1011↓1100↓1101↓1110↓1111三、试验总结〔一〕一、试验目的娴熟把握触发器的应用二、试验内容4人学问竞赛抢答电路，要求是：裁判把握一个按钮，作用是给电路复位和发出抢答开头命令；4名竞赛者各把握一个按钮，每人对应一个指示灯，在主持人发出开头抢答命令后，哪位参赛者先按钮其对应的指示灯亮，而后，再按钮无效。.8人学问竞赛抢答电路，要求是：裁判把握一个按钮，作用是给电路复位和发出抢答开头命令；8名竞赛者各把握一个按钮，在主持人发出开头抢答命令后，哪位参赛者先按钮7段数码管上显示抢答者的编号。VCC5VJ5

CKU16Key=SpaceR51kΩJ1

U9SETD Q

GND

ABCDEFG1111911Key=A

R11kΩ EN ~QRESET

OOOOOOOOR

U127448NJ2Key=B

R21kΩ

SETD QEN

D_LATCHU1

U5D0 D1 D2

U4U11U13

NOTNOTNOT

7126

TBLR3LR

VCC5VRESETJ3

D_LATCHU2

D3D4 D5 D6D7EI

U14

NOTKey=C R3

SETD Q

ENC_8TO31kΩ EN ~QJ4Key=D R4

RESETSETD

D_LATCHU31kΩ EN ~QJ6Key=E R6

RESETSETD

D_LATCHU61kΩ EN ~QJ7Key=F R7

RESETSETD

D_LATCHU71kΩ EN ~QJ8Key=G R8

RESETSETD

D_LATCHU81kΩ EN ~QJ9Key=H R9

RESETSETD

D_LATCHU101kΩ EN ~QRESET

D_LATCH三、试验总结把握集成同步二进制计数器的规律功能及实现其他进制的方法。二、试验内容Multisim4741616-1中。清零预置输使能入时钟预置数据输入输 出计数输出 进位表清零预置输使能入时钟预置数据输入输 出计数输出 进位R”DLD”EPETCLKD3D2D1D0Q3Q2Q1Q0TC0xxxxxxxx10x0↑111110x1↑111110xx↑00001100xxxxx1101xxxxx1110xxxxx1111↑xxxx2741618位(28Multisim仿真验证其规律功能。分别承受反响清零法和反响置数法用74161和适当的规律门电路构成10进制同步计数器，Multisim仿真验证其规律功能。274161129进制(129)同步计数器，给出电路接线图，Multisim仿真验证其规律功能。60Multisim仿真验证其规律功能。三、试验总结〔二〕一、试验目的进一步把握数字电子技术的理论学问，培育工程设计力量和综合分析问题、解决问题的力量；根本把握常用电子电路的一般设计方法，提高电子电路的设计和试验力量；生疏并学会选用电子元器件，为以后从事生产和科研工作打下肯定的根底。二、试验内容用中小型规模集成电路设计一个数字电子时钟电路，要求用RGB三色发光二极管设计一个“表盘三、设计提示电路总体设计方案数字电子钟的总体框图如以下图所示，它由数码显示、七段显示译码、发光二极管“表盘”显示、译码、计数电路、时分校准电路、秒脉冲产生电路七部分组成。时数码时数码显示器时表盘显示器分数码显示器分表盘显示器秒数码显示器秒表盘显示器译码器时表盘显示译码器译码器分表盘显示译码器译码器秒表盘显示译码器时计数器分计数器秒计数器校时电路秒脉冲32768Hz振荡电路215分频电路掌握电路设计当电源重接通或走时消灭误差时需要对时间进展校正。时间校正的方法是：先切断需校准的计数电路的计数脉冲输入，将秒脉冲直接接到需要校正的时或分计数脉冲输入端，待计数值到达要求后再切换回来即可。“分秒”六十进制计数电路设计为了接成六十进制计数器，首先将两片74LS160接成百进制计数器，然后将电路的60状态译码产生CR=074LS16074LS1600，从而得到六十进制计数器。分秒十位计数输出分秒个位计数输出进位掌握电路分秒十位计数输出分秒个位计数输出进位掌握电路秒脉冲或分计数脉冲“小时”二十四进制计数电路设计74LS16024状态译码产生CR=074LS16074LS1600，从而得到二十四进制计数器。时十位时个位时个位时计数脉冲时分计数脉冲产生电路将秒计数器的60状态清零信号经由与非门构成的根本SR锁存器输出分计数脉冲S&RS&R&清零信号

分或时计数脉冲秒脉冲计数脉冲产生电路工作时序图：秒脉冲60状态清零信号分或时计数脉冲32768Hz数码管译码显示电路设计32768Hz振荡分频——秒脉冲产生电路