第二章 ｜组合逻辑电路

第二章组合逻辑电路77§２—２组合逻辑电路的分析和设计§２—１组合逻辑电路基础知识§２—３编码器§２—４译码器和显示器§２—５数据选择器和分配器§２—６加法器§２—７数值比较器§2—1组合逻辑电路基础知识80学习目标1.了解组合逻辑电路的一般分析方法和设计方法。2.了解编码器、译码器典型集成电路的引脚功能和使用方法。3.了解数码选择器、数据分配器、加法器的基本工作原理和应用。4.掌握半导体七段显示数码管的使用方法。5.能根据电路图安装表决器、数码显示器等组合逻辑电路。81一、什么是组合逻辑电路组合逻辑电路是由各种门电路组合而成，它某一时刻的输出直接由该时刻的输入状态所决定，与电路原来的状态无关，也就是说它没有记忆功能。图所示为超市寄存包装置，存包人只需按一下“存”按钮，装置立即输出一张有条形码的纸条，取下纸条相应箱门打开，便可寄存物品。82超市寄存包装置二、逻辑函数及其表示方法组合逻辑电路的功能可用逻辑函数来描述。对于某一实际问题的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑因变量（结果）作为输出，那么当输入变量的取值确定后，输出量便随之而定，这种输出与输入之间的函数关系就称为逻辑函数，也称逻辑表达式。83下面以图所示的开关控制电路为例，说明逻辑函数的表示方法。84开关控制电路1.真值表真值表是用表格的形式表述输入变量所有可能的取值与相应输出变量数值之间的对应关系。2.逻辑函数表达式把输出与输入之间的逻辑关系用与、或、非等的运算组合形式表示出来，得到的就是逻辑表达式。85开关控制电路真值表3.逻辑图把逻辑函数中各变量之间的与、或、非等逻辑关系用相应的逻辑门符号代替，画出的与逻辑函数对应的图形，称为逻辑电路图，简称逻辑图。Y=(A+B)C的逻辑图，如图所示。86开关控制电路的逻辑图除上述三种表示方法外，逻辑函数还可用波形图及卡诺图表示。波形图是用信号电平高低表示输出信号按一定规律变化的图形，此前在分析基本门电路时已有所应用。卡诺图也是一种图形表示方法，常用于逻辑表达式的化简。87三、逻辑表达式的化简同一逻辑关系往往可以有几种不同的表达式，如下面两个表达式：实际上，这两个表达式的逻辑关系是完全一样的，显然，第二个表达式比第一个要简单。逻辑表达式越简单，实现它的电路也就越简单，电路工作也越稳定可靠。逻辑表达式化简的方法主要有公式法和卡诺图法。881.逻辑代数的基本公式和定律逻辑代数又称布尔代数，是分析逻辑电路的数学工具，其基本公式及定律见表。89逻辑代数基本公式及定律90逻辑代数基本公式及定律2.逻辑运算的基本规则（1）代入规则任何一个含有某变量的等式，如果将式中所有该变量都用另一个变量或逻辑函数代替，该等式仍成立。例如

，当等式两边的B都用CD代替时，可得：91（2）反演规则对于任何一个逻辑表达式Y，如果将其中与变或，或变与，0变1，1变0，原变量变反变量，反变量变原变量，所得到的新函数式即为原函数时的反函数（或称补函数），记作

。在使用反演规则时需注意以下两点：1）遵守“先括号，再算与，最后算或”的运算顺序。2）不属于单个变量上的非号应保留不变。92（3）对偶规则对于任何一个逻辑表达式Y，如果将其中所有与变或，或变与，0变1,1变0，而变量不变，所得到的新函数式即为原函数的对偶式，记作Y′。在使用对偶规则时，需注意以下两点：1）进行对偶变换时，式中的非号一律不变。2）变换前后的运算顺序不变。933.逻辑表达式化简举例常用的逻辑表达式有多种，例如与或式、与或非式、与非式等，其中较常用的是与或式，即逻辑式中只有与和或两种关系。表达式化简的最终目标是：表达式所含乘积项数最少，且每个乘积项中所含的变量个数最少。94四、逻辑函数各种表示方式之间的转换逻辑函数的不同表示方式之间可以相互转换1.由逻辑表达式列写真值表将输入的n个变量的2n种取值按二进制递增规律列表，同时在相应位置填入相应函数值，便可得到函数的真值表。952.由真值表写出逻辑表达式以表为例，由真值表写出逻辑表达式的步骤如下：（1）找出真值表中所有Y=1的输入变量组合：共三组。（2）每组输入变量的组合对应一个乘积项（与关系），其中等于1者写原变量，等于0者写反变量：（3）将所有乘积项相加（或关系）即可得到逻辑表达式：9697真值表3.由逻辑表达式画出逻辑图将逻辑表达式中各变量之间的与、或、非等逻辑关系用图形符号表示出来，就可以画出该逻辑表达式的逻辑图。4.由逻辑图写出逻辑表达式从输入端到输出端逐级写出每个图形符号对应的逻辑式，最后写出输出端的逻辑表达式。98逻辑图五、卡诺图化简法利用公式化简逻辑函数，不仅要熟悉逻辑代数的基本定理、常用公式，而且要有一定的技巧，尤其是用公式化简的结果是否为最简，往往很难确定。如果利用卡诺图来化简，则可以较方便地得到最简的逻辑函数表达式。1.卡诺图的构成卡诺图是将逻辑函数用方格图来表示，卡诺图中每一个小方格对应逻辑函数的一个最小项。所谓最小项是指这样的乘积项：（1）有n个变量，则最小项就有n个因子。（2）各乘积项中，每一个变量都以原变量或反变量的形式作为一个因子出现一次，且仅出现一次。99100三变量的最小项及其编号将n个变量的逻辑函数的2n个最小项用小方格代表并按相邻规则排列，所形成的图形称为最小项卡诺图，简称卡诺图。所谓相邻规则就是指相邻2个最小项只有1个变量不同，其他变量都相同。101卡诺图a)二变量b)三变量c)四变量2.用卡诺图表示逻辑函数先将逻辑函数化为与或表达式，然后在卡诺图中把每一个乘积项所包含的最小项都填上1，其余的填上0（或不填），便可得到该逻辑函数的卡诺图。3.用卡诺图化简逻辑函数在卡诺图中每两个相邻的小方格所代表的最小项只有一个变量不同，如果这两个小方格均填的是1，则可利用这个特点消去一个变量。依次类推：4个标有1的相邻项可合并为一项，消去2个变量；8个标有1的相邻项可合并为一项，消去3个变量。102103邻最小项合并的方法示例【例2-7】用卡诺图化简逻辑函数，合并相邻最小项方法分别如图2-10所示，试写出化简结果，并进行比较。解：按图a圈法可以得到逻辑函数的最简表达式为：按图b圈法可以得到逻辑函数的最简表达式为：由此例可以看出，应用卡诺图化简时由于圈法不同，逻辑函数化简的结果也不是唯一的。104105例2-7卡诺图a)列圈b)行圈§2—2组合逻辑电路的分析和设计106一、组合逻辑电路的分析电杆按其在电力线路中的作用可分为以下六种类型，见表。根据给定的组合逻辑电路图，找出其输出与输入之间的逻辑关系，得出逻辑表达式。若表达式较复杂，应将其化简为最简表达式，以便于判断电路的逻辑功能，必要时还可借助真值表或波形图来判断电路的逻辑功能。107组合逻辑电路的分析步骤【例2-9】分析图所示逻辑电路的功能。解：（1）由逻辑图写出逻辑表达式，并化简如下：108例2-9逻辑图（2）列出真值表，见表2-5。（3）确定逻辑功能由逻辑表达式和真值表可判断该电路具有异或功能。109例2-9真值表二、组合逻辑电路的设计组合逻辑电路设计的一般步骤，如图所示。首先，对实际问题进行分析，确定提出的问题中什么是输入变量、什么是输出变量，并分析它们之间的逻辑关系，即把一个实际问题归纳为逻辑问题。其次，合理地设置变量，列出真值表，然后由真值表写出逻辑表达式，并根据所使用的逻辑门器件对表达式进行化简或变换。最后，根据化简或变换后的逻辑表达式画出逻辑图。110组合逻辑电路的设计步骤【例2-12】交叉路口的信号灯有红、黄、绿三色，正常工作时，应该只能有一灯亮，其他情况均属电路故障，试用与非门组成故障报警电路。解：设灯亮用1表示，灯灭用0表示；报警状态用1表示，正常工作用0表示；红、黄、绿三灯分别用A、B、C表示，电路输出用Y表示。（1）按题意列出真值表，见表。111例2-12真值表（2）根据真值表画出卡诺图并化简，如图所示，可得逻辑表达式为：（3）由逻辑表达式画出逻辑图。由于限定电路用与非门组成，逻辑表达式可变换为：112例2-12卡诺图由此可画出逻辑电路图，如图所示。113例2-12逻辑图§2—3

编码器114编码是用文字、符号或数字表示特定对象的过程，实现编码功能的电路称为编码器。例如，计算机键盘内部就是一个编码器，当按下某个按键时，就是给编码器输入了一个信号，编码器会将该信号转换成一串由0、1组成的代码（键位码）送入计算机。115图所示为某单片机的矩阵式键盘。116单片机矩阵式键盘a)实物图b)电路图又如，银行的叫号机也用到了编码器，如图所示。去银行办事的人员只要在叫号机的触摸屏上触摸相应位置，叫号机立即就能打印出一张办事排队编号——也就是办事人员的编码。1177银行叫号机一、二进制编码器用二进制代码表示某种信号的电路称为二进制编码器。1.三位二进制编码器三位二进制编码器有8个输入端和3个输出端，所以也称8线—3线编码器，其编码表见表，输入为高电平有效。118119三位二进制编码表由该编码表（即真值表）写出各输出端的逻辑表达式为：根据逻辑表达式可以画出或门组成的三位二进制编码器，如图所示。120三位二进制编码器a)简化图b)逻辑图2.优先编码器上述编码器每次只能对一个输入信号进行编码，如同时有两个以上的信号输入，编码器就会出错。优先编码器允许同时输入两个以上的信号，并对所有的输入信号规定了优先顺序，当多个信号同时输入时，只对其中优先级别最高的一个进行编码。121集成8线―3线优先编码器74LS148a)实物图b)引脚排列表所示为集成8线―3线优先编码器的真值表。122集成8线—3线优先编码器的真值表在集成8线―3线编码器中，

为是否允许编码的使能控制端，或称选通输入端，低电平有效，只有当

=0时，才允许对输入信号进行编码；当

=1时，禁止编码，所有输出端均被封锁。

为编码输入信号，低电平有效。

为输出端，输出三位二进制反码。YS为选通输出端，为扩展输出端，当

=0时，只要有编码信号，

输出即为低电平。当编码器输入信号数超过8时，可用多片74LS148通过级联来扩展编码器的功能。1231243.编码器的级联图所示是由两片74LS148级联而成的16线―4线优先编码器，它可将

分别编码成1111～0000四位代码输出。74LS148（1）为低位片，74LS148（2）为高位片。

优先级别最高，

次之，依次类推，

级别最低。8线―3线扩展为16线―4线优先编码器二、二—十进制编码器将十进制数字0～9编成二进制代码的电路称为二—十进制编码器，也称为8421BCD码编码器。1258421BCD码编码表1268421BCD码编码表根据该编码表可以读出逻辑表达式：根据上述逻辑表达式可以直接画出图所示的逻辑图。1278421BCD编码逻辑电路§2—4

译码器和显示器128将某种输入代码转换成相应信号的过程称为译码，能实现译码功能的电路称为译码器，又称解码器。译码器按照功能不同可分为通用译码器和显示译码器。其中，显示译码器按照显示材料不同又分为荧光、发光二极管译码器和液晶显示译码器；按照显示内容不同又分为文字、数字和符号译码器。129电子记分牌、列车时刻表a)记分牌b)列车时刻表一、二进制译码器二进制译码器是将输入的二进制代码转换成相应信号的电路。假设译码器有n位输入代码，N个输出信号，若N=2n，称为完全译码器；若N<2n，称为部分译码器。13074LS138译码器a)实物图b)引脚排列它有3个输入端，8个输出端，所以也称3线—8线译码器，属于完全译码器。其功能表见表。13174LS138译码器的功能表A2、A1、A0为三位二进制代码输入，

为8个译码输出，低电平有效，即某一输出信号为0时译码成功。

为选通控制，当

时，允许译码，由输入代码A2、A1、A0取值组合使

中的某一位输出低电平。当3个选通控制信号中只要有一个不满足时，译码器禁止译码，输出皆为无用信号。132二、二—十进制译码器将二—十进制代码翻译成十进制数码0～9的电路称为二—十进制译码器。常用的是8421BCD译码器。该译码器有4个输入端，10个输出端，所以也称4线—10线译码器，属于部分译码器。图所示为8421BCD译码器74LS42的实物图和引脚排列图，真值表见表，表中输出0为有效电平，1为无效电平。1331348421BCD译码器74LS42a)实物图b)引脚排列1358421BCD译码器74LS42真值表三、数码显示器用以显示数字和字符的电子器件称为数码显示器，最常用的为七段数码显示器，如图所示。它把要显示的十进制数码分成七段，因此称为七段数码显示器，俗称数码管。136七段半导体数码显示器a)笔画图b)七段显示数值外形相同的数码管，由于其内部七段发光二极管的连接方式不同，分共阳极和共阴极两种接法，如图所示。137数码管的两种接法a)共阳极b)共阴极有些数码管还在右下角增加了一个小数点，成为字形的第8段，例如BS202数码管，其实物图及引脚排列如图所示。138BS202数码管a)实物图b)引脚排列四、显示译码器显示译码器的作用是将输入端的8421二—十进制代码译成数码管的字段信号，以驱动数码管，显示出相应的十进制数码。现以CC4511为例说明其应用方法。CC4511是高电平输出的七段显示译码器，驱动共阴极接法的数码管。其实物图和引脚排列如图所示。139140CC4511七段显示译码器a)实物图b)引脚排列CC4511七段显示译码器的各引脚功能说明如下：A、B、C、D——8421BCD码输入端a、b、c、d、e、f、g——译码输出端，高电平有效，用来驱动共阴极VD数码管。

——测试输入端（俗称试灯输入端），

=0时，译码输出全为1，显示字形“日”。

——消隐输入端（俗称灭灯输入端），

=0时，译码输出全为0，无显示。LE——锁定端，LE=1时，译码器处于锁定（保持）状态，译码输出保持在LE=0时的数值，LE=0时正常译码。141表所列为CC4511七段显译码器的功能表。142CC4511七段显示译码器的功能表143CC4511七段显示译码器的功能表§2—5数据选择器和分配器144大家都了解信件的收发过程：邮局在把邮件收齐后，会先按大范围地址进行传送，然后再由邮递员按具体地址分送到收信人手中，如图所示。145邮件的传送在数字系统中，信息的收集、传送和分发的过程与邮局收送信件有相似之处，为了减少传输线，提高传输效率，经常采用总线技术，即在同一条传输线上对多路数据进行接收或传送，为了实现这种逻辑功能，就要用到数据选择器和数据分配器。其数据传送如图所示。146数据的传送一、数据选择器数据选择器又称多路调制器或多路选择开关，其功能是在选择输入（又称地址输入）信号的作用下，能从多路输入数据中选择其中一路并将其传送至公共输出端。其功能相当于多个输入的单刀多掷开关，如图所示。数据选择器是目前逻辑设计中应用十分广泛的逻辑部件，常用的有2选1、4选1、8选1、16选1等。147数据选择器1.4选1数据选择器4选1数据选择器74LS153的实物图和引脚排列如图所示，功能表见表。14874LS1534选1数据选择器a)外形图b)引脚排列14974LS153数据选择器的功能表（1）当使能端

=1时，禁止选择，无输出。（2）当使能端

=0时，正常工作，根据地址输入码A1、A0的状态，将相应数据送到输出端。2.8选1数据选择器8选1数据选择器74LS151的实物图和引脚排列，如图所示，功能表见表。15074LS1518选1数据选择器a)外形图b)引脚排列15174LS151数据选择器的功能表3.数据选择器的扩展利用使能端

可以扩展数据选择器功能。4.用数据选择器实现逻辑函数多路数据选择器不仅可以用来作为数据传输时的数据选择开关，而且还可以用来实现逻辑函数。152两片74LS151组成的16选1数据选择器的逻辑图二、数据分配器数据分配器又称多路解调器或反向多路开关。其功能与数据选择器相反，它是根据地址选择信号将一路输入数据传送到多路设备的某一输出端，功能相当于多个输出的单刀多掷开关，如图所示。153数据分配器示意图15474LS139译码器a)实物图b)引脚排列数据分配器实质上就是译码器，两者只不过是使用角度不同而已。下面用2线—4线译码器74LS139来构建一个双2线—4线数据分配器。74LS139译码器实物图和引脚排列如图所示，功能表见表。15574LS139功能表§2—6

加法器156在数字系统中，除逻辑运算外，还经常要进行二进制数之间的算术运算，二进制算术运算中的乘、除和减法运算均可利用加法运算来实现。因此，加法器是数字系统中最基本的运算单元。一、半加器一位二进制数的加法运算如下：157上列算式为只有两个一位二进制数相加而无低位进位的加法，称为“半加”，能够实现半加功能的逻辑电路称为半加器。半加器的真值表见表。158半加器真值表由半加器真值表可得逻辑表达式：由逻辑表达式可以画出用与非门组成的半加器逻辑图，如图a所示，逻辑符号如图b所示。159用与非门组成的半加器a)逻辑图b)逻辑符号二、全加器在两个一位二进制数相加的同时，还要加上低位送来的进位，称为“全加”，能够实现全加运算的逻辑电路称为全加器。全加器的真值表见表，逻辑符号见图所示。160全加器的真值表三、多位加法器两个多位二进制数相加时要考虑进位，进位的方式有串行进位和超前进位两种。1.串行进位加法器图所示为四位串行进位加法器逻辑图。串行进位加法器结构简单，但进位信号逐次向高位传送，级数越多累加的延迟时间越长，所以运行速度较慢，为了提高速度，可以采用超前进位加法器。161162四个2位全加