第7章 逻辑门和组合逻辑电路

第7章逻辑门和组合逻辑电路7.1概述7.2逻辑门7.3组合逻辑电路7.4组合逻辑模块和应用1.常用数制（十进制、二进制、十六进制）是“按位计数制”。十进制二进制十六进制十进制二进制十六进制0008100081119100192102101010A3113111011B41004121100C51015131101D61106141110E71117151111F7.1.3数制数制十进制（Decimal）二进制（Binary）十六进制（Hexadecimal）数码0,1,2,3,4,5,6,7,8,90,10,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F基数10216第i位的权10i2i16i

计数规则逢10进1,借1当10逢2进1,借1当2逢16进1,借1当16例:(101011.0101001)2MostSignificantBit(MSB)LeastSignificantBit(LSB)=

1×25＋1×23＋1×21＋1×20＋1×2-2＋1×2-4＋1×2-7=(43.3203125)107.1.3数制（1）有一组基本的数字符号（数码），{0，1，…，r-1}，其中r是大于等于2的整数，称r为该数制的“基数”，并将该数制命名为“r进制”。

例：十进制（Decimal），数码：{0～9}，基数r=10。（2）r进制数的计数规则是：逢r进1，借1当r。2.按位计数制的基本特点（3）任何一个r进制数都有两种写法：位置法和多项式法例：十进制数N=(8853.5)10

=8×103＋8×102＋5×101＋3×100＋5×10-17.1.3数制（4）在按位计数制中，每个位置都有一个权——该位位置上的“1”所代表的数值，每一位的数码所代表的数值就等于该位的权与数码的乘积。（5）在按位计数制中，第i位的权等于基数的i次方。2.按位计数制的基本特点7.1.3数制方法：整数部分——

除以基数，取余数，先低后高Nr=(an-1an-2…a1a0)r=an-1×rn-1＋an-2×rn-2＋…＋a1×r1＋a0×r0=M10Nr

=(.

a-1a-2…a-m)r=a-1×r-1＋a-2×r-2＋…＋a-m×r-m=M10小数部分——

乘以基数，取整数，先高后低2.十进制数转换成非十进制数7.1.3数制方法：

1位2n进制数n位2进制数HexadecimalBinaryHexadecimalBinary0000081000100019100120010A101030011B101140100C110050101D110160110E111070111F11113.2进制数与2n进制数相互转换（n为整数，n≥2）7.1.3数制◆有符号二进制数的表示方法绝对值部分（n-1bits）符号位（1bit）符号位01－(Negative)＋(Positive)绝对值部分原码(Sign-Magnitude)反码(1’sComplement)补码(2’sComplement)n位有符号二进制数7.1.3数制☆

“编码（Code）”，就是先选定一个集合，然后用该集合中的元素的某种排列组合来代表某个对象。☆

“二进制编码（BinaryCode）”，就是用0和1的排列组合来代表某个对象。☆

二进制编码的编码长度n与被编码对象的个数m之间的关系：n≥log2m例如：m=10，{0，1，2，3，4，5，6，7，8，9}

则，n≥

4，组合出的代码才能表示完对象。7.1.4编码1.自然二进制编码（NaturalBinaryCode）☆

某个数值的n位自然二进制编码与它的n位二进制数

在形式上完全一样。DecimalBinaryDecimalBinary000008100010001910012001010101030011111011401001211005010113110160110141110701111511117.1.4编码1953年FrankGray专利“PulseCodeCommunication”。格雷码有多种形式，典型格雷码具有代表性。☆n位Gray码的构造方法1.1位格雷码有两个码字（0，1）；2.(n+1)位格雷码中的前2n个码字等于n位格雷码的码字按顺序书写，加前缀0；3.(n+1)位格雷码中的后2n个码字等于n位格雷码的码字按逆序书写，加前缀1。2.典型循环码－格雷码（GrayCode）7.1.4编码十进制数自然二进制编码格雷码000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000相邻性循环性反射性循环码的特点无权码7.1.4编码有权码无权码十进制数8421码5421码2421码余3码余3循环码0000000000000001100101000100010001010001102001000100010010101113001100110011011001014010001000100011101005010110001011100011006011010011100100111017011110101101101011118100010111110101111109100111001111110010107.1.4编码常见的逻辑运算◆3种基本的逻辑关系、逻辑运算和逻辑门1.逻辑非、非运算（NOT）、非门☆若命题A成立，则命题F不成立；若命题A不成立，则命题F成立。（1）逻辑非☆

真值表（2）非运算自变量因变量AF0110☆

表达式F=A☆

运算规则1=0，0=1☆“原变量”与“反变量”2.逻辑与、与运算（AND）、与门☆

功能表（3）非门（1输入，1输出）输入信号输出信号AFLowHighHighLow☆当n个命题A1、A2、…、An同时成立时，命题F才成立；否则，命题F不成立。（1）逻辑与☆

逻辑符号AF逻辑非、与、或☆

真值表自变量因变量A1A2F000010100111☆

表达式F=A1·A2☆

运算规则0·0=0，0·1=0，1·0=0，1·1=1☆

运算特点☆

功能表（3）与门（多输入，1输出）输入信号输出信号A1A2FLLLLHLHLLHHH☆

逻辑符号A1FA2（2）与运算（以n=2为例）逻辑非、与、或3.逻辑或、或运算（OR）、或门☆只要n个命题A1、A2、…、An有一个成立，命题F就成立；否则，命题F不成立。（1）逻辑或（2）或运算（以n=2为例）☆

真值表自变量因变量A1A2F000011101111☆

表达式F=A1+A2☆

运算规则0+0=0，0+1=1，1+0=1，1+1=1☆

运算特点逻辑非、与、或☆

功能表输入信号输出信号A1A2FLLLLHHHLHHHH◆5种复合逻辑运算及相应的逻辑门1.与非（NAND）、与非门☆

逻辑符号FA1A2（3）或门（多输入，1输出）F=A1

·A2

·A3

·

…

·An

☆

表达式☆

逻辑符号☆

特点逻辑非、与、或2.或非（NOR）、或非门☆

特点☆

表达式F=A1+A2+A3+…+An

☆

逻辑符号3.与或非（AND-OR-NOT）☆

特点☆

表达式☆

逻辑符号复合逻辑运算4.异或（XOR）、异或门☆

特点：相同为0，相异为1。0⊕0=00⊕1=11⊕0=11⊕1=0☆

表达式、运算规则F=A⊕B

=A·B+A·B☆

逻辑符号复合逻辑运算5.同或（异或非，XNOR）☆

特点：相同为1，相异为0。0⊙0=10⊙1=01⊙0=01⊙1=1☆

逻辑符号☆

表达式、运算规则F=A⊙B

=A·B+A·B=A⊕B

复合逻辑运算基本定律解：（1）变量定义：（2）列出真值表：

设变量A、B、C分别代表三人的意见，取值为1表示同意；变量Z表示表决的结果，Z=1表示提案通过。1.假设有三个人参加对某项提案的表决，如果参加表决的三个人中有任意两人或三人同意，则提案通过；否则，提案不能通过。要求：用逻辑函数（真值表形式）来描述该逻辑关系。真值表4.在举重比赛中，安排了三个裁判，一个主裁判和两个副裁判，只有主裁判同意且至少有一个副裁判同意时，运动员的的动作才算合格。要求：用逻辑函数（表达式）描述该逻辑关系，并画出可以实现该逻辑关系的数字电路。解:（1）变量定义：（2）写出表达式：（3）画出电路图：

设变量A、B、C分别代表主裁判和两个副裁判的意见，取值为1表示同意；变量Z代表最终结果，Z=1表示动作合格。逻辑函数表达式逻辑函数化简的基本概念◆什么是“逻辑函数化简”？所谓“逻辑函数化简”，就是指通过一定的方法将逻辑函数中多余的项或多余的变量去掉，而不改变自变量与因变量之间的逻辑关系。与或式：乘积项尽可能少，每个乘积项中的变量尽可能少。或与式：和项尽可能少，每个和项中的变量尽可能少。——代数化简法——卡诺图化简法——计算机辅助化简法（《数字设计引论》P63，沈嗣昌，高教出版社）◆逻辑函数化简的标准是什么？◆怎样进行逻辑函数化简？逻辑函数化简的基本概念例1：11111110010111001011001000010000FABC☆

简单地讲，卡诺图就是真值表的一种简单变形。01111000ABC0001111001☆

水平和垂直方向上，自变量的取值组合都必须按Gray码顺序排列。

为什么？卡诺图化简法例2：ABCDFABCDF00000100010001010011001001010000110101100100011000010111101001101111000111111110卡诺图化简法10100101001ABCD000111100001111000000☆

根据AB+AB=A，2n个循环相邻的最小项可以合并成一个乘积项，同时消掉n个变量（仅保留它们共有的变量），从而可以得到最简的“与或式”。

只有一个变量不同的两个最小项。☆

卡诺图的优势则在于：从垂直或水平方向上看去，在位置上相邻或对称的小方格所代表的最大（小）项是相邻的。卡诺图化简法AB00011110CDE000001011010110111101100ABCD0001111000011110卡诺图化简法Step1：画出逻辑函数的卡诺图。Step2：在卡诺图上圈1，即找出循环相邻的最小项。☆

用尽可能少的圈覆盖所有的1，每个圈中的1尽可能多，但必须是2n个。☆

必须优先处理相对独立的1。☆

任何一个圈中，至少要有一个1仅被圈过一次。Step3：读出每个圈所对应的乘积项，将这些乘积项相加，即得到最简的“与或式”。卡诺图化简法主要内容◆逻辑门电路与电气指标◆基于逻辑门的组合逻辑电路分析◆基于逻辑门的组合逻辑电路设计◆集成逻辑门的性能参数

直流电源电压（DCSupplyVoltage）2.逻辑电平（LogicLevel）例：MotorolaSN74LS08：4.75V~5.25V，5V±5%Philips74HCT08：4.5V~5.5V，5V±10%Philips74HC08：2V~6VFairchildMM74C08：3V~15V输入高电平（VIH）：VIHmin~VIHmax输入低电平（VIL）：VILmin~VILmax输出高电平（VOH）：VOHmin~VOHmax输出低电平（VOL）：VOLmin~VOLmax高电平（High）低电平（Low）VH(min)VH(max)VL(max)VL(min)3.抗干扰容限（NoiseMargin）高电平抗干扰容限：

VNH=VOHmin

－VIHmin低电平抗干扰容限：

VNL=VILmax

－VOLmaxVNHVNLMotorolaSN74LS080.70.3Philips74HCT081.840.54Philips74HC081.251.02FairchildMM74C0811.0低电平抗干扰容限VNL高电平抗干扰容限VNH3.输出驱动能力（负载能力）/扇出（Fan-out）系数No逻辑电路在正常工作条件下，一个输出端可以同时驱动同系列逻辑电路输入端数目的最大值。TTL逻辑门与CMOS逻辑门驱动能力的定义有所不同。第06讲集成逻辑门第四章组合逻辑电路基于逻辑门的组合逻辑电路分析◆分析方法Step1：根据电路写出输出信号的逻辑函数表达式；◆分析举例Step2：根据逻辑函数表达式列出真值表；Step3：根据真值表或表达式判断电路的逻辑功能。基于SSI的组合逻辑电路设计◆设计方法Step1：据功能要求，定义输入、输出信号，列出真值表。◆设计举例Step2：据设计要求，采用适当的化简方法求出与所要求的逻辑门相适应的输出信号的最简逻辑函数表达式。Step3：画出与最简表达式相对应的电路图。主要内容◆编