计算机组成与设计智慧树知到课后章节答案2023年下山东大学

计算机组成与设计智慧树知到课后章节答案2023年下山东大学山东大学

绪论单元测试

完整的计算机系统通常包括()

A:运算器、控制器、存储器

B:主机和应用软件器

C:硬件系统与软件系统

D:主机、外部设备

答案:硬件系统与软件系统

计算机硬件的主要指标（）

A:运算速度

B:总线宽度

C:机器字长

D:存储容量

答案:运算速度

;机器字长

;存储容量

将高级语言源程序转换为机器目标代码文件的程序是（）

A:解释程序

B:汇编程序

C:链接程序

D:编译程序

答案:编译程序

下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（）

A:程序执行前，指令和数据需预先存放在存储器中

B:指令和数据都用二进制表示，形式上无差别

C:指令按地址访问，数据都在指令中直接给出

D:程序的功能都通过中央处理器执行指令实现

答案:指令按地址访问，数据都在指令中直接给出

汇编语言与机器语言的关系是（）

A:一对多

B:多对一

C:多对多

D:一对一

答案:一对一

冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）

A:指令和数据的寻址方式

B:指令周期的不同阶段

C:指令操作码的译码结果

D:指令和数据所在的存储单元

答案:指令周期的不同阶段

基于存储器，其主要作用是（）。

A:存放程序

B:存放微程序

C:存放数据

D:存放程序和数据

答案:存放程序和数据

CPU内通用寄存器的位数取决于（）。

A:CPU的管脚数

B:指令的长度

C:存储器容量

D:机器字长

答案:机器字长

下列关于硬件与软件关系的描述中，正确的是()

A:软件能完成的功能及性能与硬件有关

B:软件的发展也推动硬件的发展

C:硬件是软件运行的基础

D:硬件的发展推动了软件的发展

答案:软件能完成的功能及性能与硬件有关

;软件的发展也推动硬件的发展

;硬件是软件运行的基础

;硬件的发展推动了软件的发展

下列属于冯•诺依曼计算机的核心思想是()

A:存储程序和程序控制

B:采用总线

C:存储器按地址访问

D:采用补码

答案:存储程序和程序控制

第一章测试

设机器字长为8位（其中1位为符号位）的整数，当其表示为无符号数、机器数时的范围为（）

A:补码-128—127

B:原码-128—127

C:反码-128—127

D:无符号数0—255

答案:无符号数0—255

在计算机中，小数点保存在（）

A:存储单元的次高位

B:存储单元的最低位

C:存储单元的最高位

D:不保存

答案:不保存

若八位寄存器中保存的信息是11111111时，若为补码，其真值大小为（）

A:+127

B:-1

C:+1

D:-128

答案:-1

在下列表示法中，“0”只有一种表示形式的是（）

A:补码

B:转码

C:原码

D:反码

答案:补码

若某种编码的最小距离是4，其检错和纠错能力可能是（）

A:检错1位，纠错2位

B:检错3位，纠错2位

C:检错2位，纠错2位

D:检错3位，纠错1位

答案:检错3位，纠错1位

一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（）

A:x=0000007FH，y=FFF9H，z=00000076H

B:x=0000007FH，y=FFF7H，z=00000076H

C:x=0000007FH，y=FFF9H，z=FFFF0076H

D:x=0000007FH，y=FFF7H，z=FFFF0076H

答案:x=0000007FH，y=FFF7H，z=00000076H

下列各种数制的数据中最小的数是（）。

A:(233)16

B:(101001)2

C:(52)8

D:（101001）BCD8421

答案:（101001）BCD8421

能发现两位错误并能纠正一位错的编码是（）。

A:CRC码

B:海明码

C:奇校验码

D:偶校验码

答案:海明码

以下关于机器数和真值的说法正确的是（）

A:把带“+”“-”的数称为真值；

B:把带“+”“-”的数称为机器数；

C:把符号“数值化”的数称为机器数；

D:把符号“数值化”的数称为真值；

答案:把带“+”“-”的数称为真值；

;把符号“数值化”的数称为机器数；

1、计算机字长16位，采用补码表示整数，下列关于其表示数据范围的描述中正确的是（）

A:能表示的最小负数是-(2^15)

B:能表示的最小正数是1

C:能表示的最大负数是-1

D:能表示最大正数是(2^15)–1

答案:能表示的最小负数是-(2^15)

;能表示的最小正数是1

;能表示的最大负数是-1

;能表示最大正数是(2^15)–1

当-1＜x＜0时，[x]补是（）

A:2-x

B:1-x

C:2-2-n+x

D:2+x

答案:2+x

如果某系统15*4=112成立，则系统采用的进制是()

A:6

B:9

C:8

D:7

答案:6

两个字长16位的补码0A2B和E16A,带符号扩展成32位后的结果分别()

A:00000A2B和FFFFE16A

B:00000A2B和0000E16A

C:FFFF0A2B和0000E16A

D:11110A2B和FFFFE16A

答案:00000A2B和FFFFE16A

对字长为8位的二进制代码10001101，下列说法错误的是()

A:如果代码为原码数，则其十进制真值为-13

B:如果代码为无符号数，则其十进制真值为+141

C:如果代码为标准移码数，则其十进制真值为+115

D:如果代码为补码数，则其十进制真值为-115

答案:如果代码为标准移码数，则其十进制真值为+115

下列对海明校验的描述中，正确的描述是()

A:待编码数据长度为4位，再增加3位校验码就可以检测到仅1位数据出错的情况并纠错

B:分成r组时，可以得到r位错误码，因此可以区分2^r种只有1位出错的情况

C:海明校验码的码距与校验位的位数没有关系

D:在任何条件下，海明校验都无法检测到多位数据同时出错的情况

答案:待编码数据长度为4位，再增加3位校验码就可以检测到仅1位数据出错的情况并纠错

第二章测试

数据0.00110101×410，规格化后为（）

A:0.01101010×401

B:0.11010100×411

C:0.01101010×411

D:0.11010100×401

答案:0.11010100×401

移位运算在计算机中的实用价值为（）

A:只使用移位运算就可实现乘法

B:只使用移位运算就可实现除法

C:使用移位和加法结合可实现乘（除）法

D:使用移位运算可防止数据溢出

答案:使用移位和加法结合可实现乘（除）法

在浮点机中，（）是隐含的。

A:阶码

B:尾数

C:数符

D:基数

答案:基数

在计算机的浮点数运算中，规格化的作用是（）

A:对齐参与运算的两数的小数点

B:增加有效数字的位数，提高运算精度

C:判断结果是否溢出

D:减少运算步骤，提高运算速度

答案:增加有效数字的位数，提高运算精度

假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）

A:r1×r2

B:r2×r4

C:r1×r4

D:r2×r3

答案:r2×r3

某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y]补=10110000。若整型变量z=2*x+y/2，则z的机器数为（）

A:11000000

B:溢出

C:10101010

D:00100100

答案:11000000

浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点减法计算X-Y的最终结果是（）

A:001110011000

B:010000010001

C:001110100010

D:发生溢出

答案:001110011000

下列有关浮点数加减运算的叙述中:Ⅰ.对阶操作不会引起阶码上溢或下溢Ⅱ.右规和尾数舍入都可能引起阶码上溢Ⅲ.左规时可能引起阶码下溢Ⅳ.尾数溢出时结果不一定溢出，正确的是（）

A:Ⅰ、Ⅱ、Ⅲ、Ⅳ

B:仅Ⅰ、Ⅱ、Ⅳ

C:仅Ⅱ、Ⅲ

D:仅Ⅰ、Ⅲ、Ⅳ

答案:Ⅰ、Ⅱ、Ⅲ、Ⅳ

定点一位原码乘法运算是（）。

A:先取操作数绝对值相乘，符号位单独处理

B:用原码表示操作数，然后直接相乘

C:乘数用原码表示，被乘数取绝对值，然后相乘

D:被乘数用原码表示，乘数取绝对值，然后相乘

答案:先取操作数绝对值相乘，符号位单独处理

针对机器数，算术移位叙述正确的是（）

A:负数的补码算术右移后，空出的位以1补

B:负数的原码移位后，空出的位以0补

C:负数的反码移位后，空出的位以1补

D:负数的补码算术左移后，空出的位以0补

答案:负数的补码算术右移后，空出的位以1补

;负数的原码移位后，空出的位以0补

;负数的反码移位后，空出的位以1补

;负数的补码算术左移后，空出的位以0补

在补码定点加减法运算的溢出判断中，以下说法正确的是（）

A:对于加法，符号相同的两个数相加可能会溢出

B:对于减法，符号不同的两个数减可能会溢出

C:对于减法，符号相同的两个数相减不会溢出

D:对于加法，符号不同的两个数相加不会溢出

答案:对于加法，符号相同的两个数相加可能会溢出

;对于减法，符号不同的两个数减可能会溢出

;对于减法，符号相同的两个数相减不会溢出

;对于加法，符号不同的两个数相加不会溢出

下列浮点数运算中，下列结果（）需要左规得到

A:10.0100

B:00.1000

C:11.1000

D:00.0111

答案:11.1000

;00.0111

在定点二进制运算器中，减法运算一般通过（）来实现

A:反码运算的二进制加法器

B:原码运算的二进制减法器

C:补码运算的二进制减法器

D:补码运算的二进制加法器

答案:补码运算的二进制加法器

在计算机中，对于正数，其三种机器数右移后符号位均不变，但若右移时最低数位丢1，可导致（）

A:无正确答案

B:无任何影响

C:运算结果出错

D:影响运算精度

答案:影响运算精度

若采用双符号位补码运算，运算结果的符号位为10，下列结论中错误的是()

A:运算结果溢出，结果为负数

B:产生了下溢

C:运算结果溢出，结果为正数

D:产生了上溢

答案:产生了下溢

;运算结果溢出，结果为正数

第三章测试

动态RAM刷新方式不包括（）

A:分散刷新

B:静态刷新

C:异步刷新

D:集中刷新

答案:静态刷新

某SRAM芯片，其容量为8Kⅹ8位，其地址线和数据线的条数分别为（）

A:地址线8根，数据线13根

B:地址线13根，数据线13根

C:地址线13根，数据线8根

D:地址线8根，数据线8根

答案:地址线13根，数据线8根

动态存储器DRAM主要通过（）来存储信息？

A:电容

B:寄存器

C:触发器

D:磁介质

答案:电容

设有4个模块组成的存储体结构，每个体存储字长为16位，存取周期250ns，假设数据总线宽度16位，总线传送周期为50ns，试求顺序存取和交叉存取的带宽分别为（）

A:6.4X107和1.6X108

B:1.6X108和6.4X107

C:6.4X108和1.6X108

D:6.4X107和1.6X107

答案:6.4X107和1.6X108

按配偶原则配置1100111的汉明码为（）

A:11101000111

B:01111001111

C:10101000111

D:11101001101

答案:01111001111

已经接收到的海明码为0100111（按配奇原则配置），欲传送的有效信息为（）

A:0100

B:0011

C:0111

D:0101

答案:0111

设机器字长32位，存储容量16MB，若按字编址，其寻址范围为（）

A:8M

B:16M

C:2M

D:4M

答案:4M

假设CPU执行某段程序，访问Cache命中1000次，访问主存20次，Cache的存取周期20ns，主存的存取周期100ns，则cache-主存的命中率、效率、平均访问时间为（）

A:0.980092.73%21.568

B:0.980492.73%21.568

C:0.980092.59%21.600

D:0.980492.73%21.600

答案:0.980492.73%21.568

假设cache容量为16kB，每个字块为32个字，每个字32位，则（）

A:此Cache地址为10位

B:此Cache地址为16位

C:此Cache共512字块

D:此Cache共128字块

答案:此Cache共128字块

若缓存的工作速度是主存的4倍，命中率是95%，则采用缓存后，存储器的性能是原来的（）

A:1.75

B:4

C:3.48

D:3

答案:3.48

在主存和CPU之间增加Cache的目的是（）。

A:解决CPU和主存之间的速度匹配

B:增加CPU中通用寄存器的数量

C:扩大主存的容量

D:代替CPU中的寄存器工作

答案:解决CPU和主存之间的速度匹配

计算机的存储器采用分级存储体系的目的是（）。

A:便于读写数据

B:便于系统升级

C:减小机箱的体积

D:解决存储容量、价格与存取速度间的矛盾

答案:解决存储容量、价格与存取速度间的矛盾

在按字节编址、采用小端方式的32位计算机中，按边界对齐方式为以下C语言结构型变量a分配存储空间。

structrecord{

shortx1;

intx2;

}a;

若a的首地址为2020FE00H，a的成员变量x2的机器数为12340000H，则其中34H所在存储单元的地址是（）

A:2020FE04H

B:2020FE05H

C:2020FE06H

D:2020FE03H

答案:2020FE06H

某32位计算机按字节编址，采用小端（LittleEndian）方式。若语句“inti=0;”对应指令的机器代码为“C745FC00000000”，则语句“inti=-100;”对应指令的机器代码是（）

A:C745FC9CFFFFFF

B:C745FCC9FFFFFF

C:C745FCFFFFFFC9

D:C745FCFFFFFF9C

答案:C745FC9CFFFFFF

下列有关RAM和ROM的叙述中，

I．RAM是易失性存储器，ROM是非易失性存储器

II．RAM和ROM都采用随机存取方式进行信息访问

III．RAM和ROM都可用作Cache

IV．RAM和ROM都需要进行刷新

正确的是（）

A:仅IB:仅I和II

C:仅II和III

D:仅IIE:II和IV

F:III和IV

答案:仅I和II

下列存储器中，在工作期间需要周期性刷新的是（）

A:SRAM

B:FLASH

C:ROM

D:DRAM

答案:DRAM

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）

A:2、30

B:1、15

C:1、30

D:2、15

答案:2、30

假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（）

A:0700H

B:0800H

C:0000H

D:0600H

答案:0800H

某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）

A:22位

B:25位

C:23位

D:26位

答案:26位

某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005,8006,8007,8008,8001,8002,8003,8004,8000，则可能发生访存冲突的地址对是（）

A:8000和8004

B:8002和8007

C:8004和8008

D:8001和8008

答案:8000和8004

某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（）

A:0

B:6

C:4

D:2

答案:4

采用指令Cache与数据Cache分离的主要目的是（）

A:降低CPU平均访存时间

B:降低Cache的缺失损失

C:减少指令流水线资源冲突

D:提高Cache的命中率

答案:减少指令流水线资源冲突

关于CPU与主存之间的缓存，正确的是（）

A:依据程序访问的局部性原理设计

B:能缓解CPU和主存间的速度差异

C:能避免CPU与I/O设备争抢主存

D:增加主存的容量

答案:依据程序访问的局部性原理设计

;能缓解CPU和主存间的速度差异

;能避免CPU与I/O设备争抢主存

多体并行存储体系的编址方式为（）

A:交替交叉编址

B:独立编址

C:高位交叉编址

D:低位交叉编址

答案:高位交叉编址

;低位交叉编址

以下（）措施可以提高访存速度。

A:采用并行进位链

B:采用层次结构主存—Cache

C:采用高速器件

D:调整主存结构

答案:采用层次结构主存—Cache

;采用高速器件

;调整主存结构

第四章测试

具有中断向量表的计算机中，中断向量地址是（）

A:子程序入口地址

B:中断服务程序入口地址的地址

C:中断服务程序的入口地址

D:中断程序断点

答案:中断服务程序入口地址的地址

单重中断系统中，

Ⅰ保护现场Ⅱ中断返回Ⅲ开中断Ⅳ中断处理

Ⅴ关中断Ⅵ保护断点Ⅶ恢复现场

中断服务程序的执行顺序是（）

A:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

B:Ⅵ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

C:Ⅶ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

D:Ⅰ、Ⅴ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

答案:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ

DMA写操作是把数据（）

A:从I/O设备传送到CPU；

B:从存储器传送到I/O设备；

C:从CPU传送到I/O设备；

D:从I/O设备传送到存储器；

答案:从存储器传送到I/O设备；

从信息流的传送效率来看，（）工作效率最低。

A:单总线系统

B:双总线系统

C:三总线系统

D:多总线系统

答案:单总线系统

CPU查询是否有请求中断的事件发生在（）

A:执行周期开始时刻

B:执行周期结束时刻

C:执行周期中间时刻

D:执行周期的任意时刻

答案:执行周期结束时刻

内部异常（内中断）可分为故障（fault）、陷阱（trap）和终止（abort）三类。下列有关内部异常的叙述中，错误的是（）

A:内部异常的响应发生在指令执行过程中

B:内部异常处理后返回到发生异常的指令继续执行

C:内部异常的检测由CPU内部逻辑实现

D:内部异常的产生与当前执行指令相关

答案:内部异常处理后返回到发生异常的指令继续执行

下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）

A:PCI

B:AGP

C:PCI-Express

D:USB

答案:USB

下列有关I/O接口的叙述中，错误的是（）

A:采用统一编址方式时，CPU不能用访存指令访问I/O端口

B:I/O接口中CPU可访问的寄存器称为I/O端口

C:状态端口和控制端口可以合用同一个寄存器

D:采用独立编址方式时，I/O端口地址和主存地址可能相同

答案:采用统一编址方式时，CPU不能用访存指令访问I/O端口

I/O指令实现的数据传送通常发生在（）

A:I/O设备和I/O端口之间

B:通用寄存器和I/O端口之间

C:通用寄存器和I/O设备之间

D:I/O端口和I/O端口之间

答案:通用寄存器和I/O端口之间

某计算机有五级中断L4~L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L0→L1→L2→L3→L4，且要求中断处理优先级从高到低的顺序为L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是（）

A:01010

B:01101

C:11110

D:00011

答案:01010

下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（）

A:中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

B:中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

C:中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权

D:中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

答案:中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（）

A:0.02%

B:0.20%

C:0.50%

D:0.05%

答案:0.20%

异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（）

A:“访存时缺页”属于中断

B:“存储保护错”属于异常

C:“DMA传送结束”属于中断

D:“整数除以0”属于异常

答案:“访存时缺页”属于中断

下列关于外部I/O中断的叙述中，正确的是（）

A:有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序

B:中断控制器按所接收中断请求的先后次序进行中断优先级排队

C:CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护

D:CPU只有在处于中断允许状态时，才能响应外部设备的中断请求

答案:CPU只有在处于中断允许状态时，才能响应外部设备的中断请求

下列关于DMA方式的叙述中，

Ⅰ．DMA传送前由预处理程序设置传送参数

Ⅱ．数据传送前由DMA控制器请求总线使用权

Ⅲ．数据传送由DMA控制器直接控制总线完成

Ⅳ．DMA传送结束后的处理由中断服务程序完成

正确的是（）

A:仅Ⅱ、Ⅲ、Ⅳ

B:仅Ⅰ、Ⅱ

C:Ⅰ、Ⅱ、Ⅲ、Ⅳ

D:仅Ⅰ、Ⅲ、Ⅳ

答案:Ⅰ、Ⅱ、Ⅲ、Ⅳ

若设备采用周期挪用DMA方式进行输入输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（）

A:相对于CPU，DMA控制器的总线使用权的优先级更高

B:在整个数据块的传送过程中，CPU不可以访问主存储器

C:数据块传送结束时，会产生“DMA传送结束”中断请求

D:每准备好32位数据，DMA控制器就发出一次总线请求

答案:在整个数据块的传送过程中，CPU不可以访问主存储器

外部中断包括不可屏蔽中断（NMI）和可屏蔽中断。下列关于外部中断的叙述中，错误的是（）

A:一旦可屏蔽中断请求信号有效，CPU将立即响应

B:可通过中断屏蔽字改变可屏蔽中断的处理优先级

C:CPU处于关中断状态时，也能响应NMI请求

D:不可屏蔽中断的优先级比可屏蔽中断的优先级高

答案:一旦可屏蔽中断请求信号有效，CPU将立即响应

在I/O单独（独立）编址下，下面的说法正确的是（）。

A:只对应内存单元或只对应I/O设备

B:一个具体地址既可对应输入输出设备，也可对应内存单元

C:一个具体地址只能对应输入输出设备

D:一个具体地址只能对应内存单元

答案:一个具体地址既可对应输入输出设备，也可对应内存单元

CPU启动通道通过（）。

A:发出中断请求

B:执行I/O指令

C:执行通道命令

D:程序查询

答案:执行I/O指令

在程序的执行过程中，Cache与主存的地址映射是由（）。

A:程序员调度的

B:由硬件自动完成的

C:用户软件完成

D:操作系统来管理的

答案:由硬件自动完成的

DMA方式的接口电路中有程序中断部件，其作用是（）。

A:向CPU提出总线使用权

B:向CPU提出传输结束

C:实现数据传送

D:发中断请求

答案:向CPU提出传输结束

DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作（）。

A:DMA

B:DMA与CPU交替访问

C:周期挪用

D:停止CPU访问主存

答案:周期挪用

下面叙述正确的是（）

A:调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由CALL指令本身完成。

B:中断服务程序与中断时CPU正在运行的程序是相互独立的；子程序调用时转入的子程序与CPU正在执行的程序段是同一程序的两部分。

C:通常中断产生都是随机的，而子程序调用是由CALL指令（子程序调用指令）引起的。

D:中断服务程序的入口地址可以通过硬件向量法产生向量地址。子程序调用的子程序入口地址是由CALL指令中的地址码给出的。

答案:调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由CALL指令本身完成。

;中断服务程序与中断时CPU正在运行的程序是相互独立的；子程序调用时转入的子程序与CPU正在执行的程序段是同一程序的两部分。

;通常中断产生都是随机的，而子程序调用是由CALL指令（子程序调用指令）引起的。

;中断服务程序的入口地址可以通过硬件向量法产生向量地址。子程序调用的子程序入口地址是由CALL指令中的地址码给出的。

I/O接口的基本功能是()

A:实现设备的选择

B:实现数据缓冲达到速度匹配

C:实现电平转换

D:传送控制命令

答案:实现设备的选择

;实现数据缓冲达到速度匹配

;实现电平转换

;传送控制命令

关于主机与I/O设备的联络方式，叙述正确为（）

A:同步工作采用同步时标

B:CPU与I/O设备并行工作

C:立即响应

D:异步工作采用应答信号

答案:同步工作采用同步时标

;立即响应

;异步工作采用应答信号

I/O编址方式分为独立编址和统一编址，下面叙述正确的是（）

A:独立编址是I/O地址是主存地址的一部分，可以用访存指令访问I/O设备

B:统一编址是I/O与主存的地址是分开的，I/O设备的访问必须有专门的I/O指令

C:独立编址是I/O与主存的地址是分开的,I/O设备的访问必须有专门的I/O指令

D:统一编址是I/O地址是主存地址的一部分，可以用访存指令访问I/O设备

答案:独立编址是I/O与主存的地址是分开的,I/O设备的访问必须有专门的I/O指令

;统一编址是I/O地址是主存地址的一部分，可以用访存指令访问I/O设备

第五章测试

设相对寻址的转移指令占2个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。每当CPU从存储器取出一个字节时，自动完成PC+1—＞PC,若当前PC为2000H，指令JMP*L（*是相对寻址特征）要转移到1FF8H，该指令的第二个字节内容是（）

A:F9H

B:F6H

C:F8H

D:F7H

答案:F6H

数据传送指令的功能一般不包括（）

A:寄存器与寄存器之间传送数据

B:寄存器与存储器之间传送数据

C:寄存器与外设之间传送数据

D:存储器与存储器之间传送数据

答案:寄存器与外设之间传送数据

RISC是（）的简称。

A:算术指令系统计算机

B:精简指令系统计算机

C:复杂指令系统计算机

D:长指令系统计算机

答案:精简指令系统计算机

以下关于堆栈寻址描述错误的是（）

A:可用硬盘来实现堆栈，称硬堆栈

B:可用内存来实现堆栈

C:可用寄存器组来实现堆栈

D:堆栈寻址要求计算机中设置堆栈

答案:可用硬盘来实现堆栈，称硬堆栈

某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（）

A:＝1

B:＝1

C:CF+OF＝1

D:＝1

答案:＝1

减法指令“subR1,R2,R3”的功能为“(R1)-(R2)→R3”，该指令执行后将生成进位/借位标志CF和溢出标志OF。若(R1)=FFFFFFFFH，(R2)=FFFFFFF0H，则该减法指令执行后，CF与OF分别为（）

A:CF=0,OF=0

B:CF=1,OF=0

C:CF=0,OF=1

D:CF=1,OF=1

答案:CF=0,OF=0

整数x的机器数为11011000，分别对x进行逻辑右移1位和算术右移1位操作，得到的机器数各是（）

A:11101100、11101100

B:01101100、01101100

C:11101100、01101100

D:01101100、11101100

答案:01101100、11101100

偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（）

A:变址寻址

B:基址寻址

C:间接寻址

D:相对寻址

答案:间接寻址

假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）

A:1000H

B:2000H

C:3000H

D:4000H

答案:4000H

某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是（）

A:-32768～+32767

B:-32767～+32768

C:-65535～+65536

D:-65536～+65535

答案:-32768～+32767

下列寻址方式中，最适合按下标顺序依次访问数组元素的是（）

A:寄存器寻址

B:直接寻址

C:变址寻址

D:相对寻址

答案:变址寻址

按字节编址的计算机中，某double型数组A的首地址为2000H，使用变址寻址和循环结构访问数组A，保存数组下标的变址寄存器初值为0，每次循环取一个数组元素，其偏移地址为变址值乘以sizeof(double)，取完后变址寄存器内容自动加1。若某次循环所取元素的地址为2100H，则进入该次循环时变址寄存器的内容是（）

A:32

B:64

C:100

D:25

答案:32

某计算机采用16位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有48条指令，支持直接、间接、立即、相对4种寻址方式，单地址指令中，直接寻址方式的可寻址范围是（）

A:0～1023

B:0～255

C:-512～511

D:-128～127

答案:0～255

下列关于RISC的叙述中，错误的是（）

A:RISC的指令数、寻址方式和指令格式种类相对CISC少

B:RISC普遍采用微程序控制器

C:RISC大多数指令在一个时钟周期内完成

D:RISC的内部通用寄存器数量相对CISC多

答案:RISC普遍采用微程序控制器

单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用（）。

A:堆栈寻址方式

B:隐含寻址方式

C:间接寻址方式

D:立即寻址方式

答案:隐含寻址方式

寄存器间接寻址方式中，操作数处在（）。

A:堆栈

B:通用寄存器

C:程序计数器

D:内存单元

答案:内存单元

DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作（）。

A:停止CPU访问主存

B:DMA与CPU交替访问

C:DMA

D:周期挪用

答案:停止CPU访问主存

下列说法正确的是（）

A:每条CALL指令都对应一条返回指令

B:子程序调用可出现在子程序中

C:子程序的返回地址可存放在栈顶内

D:子程序的返回地址可存放在子程序的入口地址内

答案:每条CALL指令都对应一条返回指令

;子程序调用可出现在子程序中

;子程序的返回地址可存放在栈顶内

在设计指令格式时，应考虑的因素为（）

A:数据类型

B:寻址方式

C:寄存器个数

D:数据总线宽度

答案:寻址方式

;寄存器个数

机器中常见的数据类型（）

A:逻辑数据

B:数字

C:地址

D:字符

答案:逻辑数据

;数字

;地址

;字符

第六章测试

不会影响指令执行流程的是()

A:ALU的进位方式0

B:CPU内总线结构

C:指令的功能

D:操作数的寻址方式存

答案:ALU的进位方式0

下列不属于控制器功能的是（）

A:操作控制

B:异常控制

C:指令的顺序控制

D:算术与逻辑运算

答案:算术与逻辑运算

使用8片74181和2片74182，可以实现（）

A:双重分组跳跃进位链的64位ALU

B:双重分组跳跃进位链的32位ALU

C:三重分组跳跃进位链的64位ALU

D:三重分组跳跃进位链的32位ALU

答案:双重分组跳跃进位链的32位ALU

以下对各寄存器的描述正确的是（）

A:PSW寄存器用于存放程序状态字

B:PC寄存器用于存放要执行的指令

C:IR寄存器用于存放预取指令的地址

D:MAR寄存器用于存放取回的数据

答案:PSW寄存器用于存放程序状态字

以下不属于CPU工作周期的是（）

A:取指周期

B:执行周期

C:间址周期

D:存取周期

答案:存取周期

下列关于指令周期说法错误的是（）

A:若指令是访存指令，执行周期的目的是取操作数

B:中断周期的目的是寻址

C:取指周期的目的是取指令

D:间址周期的目的是取有效地址

答案:中断周期的目的是寻址

下列有关处理器时钟脉冲信号的叙述中，错误的是（）

A:时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频

B:时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定

C:时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成

D:处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

答案:处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

下列给出的部件中，

Ⅰ．ALU

Ⅱ．指令寄存器

Ⅲ．通用寄存器

Ⅳ．浮点寄存器

其位数（宽度）一定与机器字长相同的是（）

A:仅Ⅱ、Ⅲ

B:仅Ⅰ、Ⅱ

C:仅Ⅰ、Ⅲ

D:仅Ⅱ、Ⅲ、Ⅳ

答案:仅Ⅰ、Ⅲ

假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（）

A:每个指令周期中CPU都至少访问内存一次

B:空操作指令的指令周期中任何寄存器的内容都不会被改变

C:当前程序在每条指令执行结束时都可能被外部中断打断

D:每个指令周期一定大于或等于一个CPU时钟周期

答案:空操作指令的指令周期中任何寄存器的内容都不会被改变

某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（）

A:90ns

B:70ns

C:80ns

D:60ns

答案:90ns

某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（）

A:0.25109条指令/秒

B:1.03109条指令/秒

C:0.97109条指令/秒

D:1.0109条指令/秒

答案:1.0109条指令/秒

在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，

I1：addR1,R2,R3;(R2)+(R3)R1

I2：addR5,R2,R4;(R2)+(R4)R5

I3：addR4,R5,R3;(R5)+(R3)R4

I4：addR5,R2,R6;(R2)+(R6)R5

下列指令序列存在数据冒险的指令对是（）

A:I2和I3

B:I1和I2

C:I2和I4

D:I3和I4

答案:I2和I3

状态寄存器用来存放（）。

A:算术、逻辑运算及测试指令的结果状态

B:算术运算结果

C:运算类型

D:逻辑运算结果

答案:算术、逻辑运算及测试指令的结果状态

CPU中的译码器主要用于（）。

A:数据译码

B:地址译码

C:选择多路数据至ALU

D:指令译码

答案:指令译码

运算器由许多部件组成，其核心部分是（）。

A:累加寄存器

B:数据总线

C:多路开关

D:算术逻辑运算单元

答案:算术逻辑运算单元

在CPU的寄存器中，（）对用户是完全透明的。

A:指令寄存器

B:通用寄存器

C:状态寄存器

D:程序计数器

答案:指令寄存器

由编译程序将多条指令组合成一条指令，这种技术称做（）。

A:超长指令字技术

B:超字长

C:超流水线技术

D:超标量技术

答案:超长指令字技术

以下不属于CPU控制器功能的是（）

A:算术运算

B:执行指令

C:逻辑运算

D:取指令

答案:算术运算

;逻辑运算

以下寄存器属于控制和状态寄存器的有（）

A:IR

B:MAR

C:MDR

D:PC

答案:IR

;MAR

;MDR

;PC

以下属于CPU功能的是（）

A:指令控制

B:操作控制

C:处理中断

D:存储数据

答案:指令控制

;操作控制

;处理中断

第七章测试

下列有关指令周期的叙述中，正确的是（）。

A:一个指令周期可由若干个机器周期或时钟周期组成

B:单周期CPU中的指令周期就是一个时钟周期

C:指令周期的第一个阶段一定是取指令阶段

D:乘法指令和加法指令的指令周期总是一样长

答案:一个指令周期可由若干个机器周期或时钟周期组成

;单周期CPU中的指令周期就是一个时钟周期

;指令周期的第一个阶段一定是取指令阶段

设PC、MAR、IRA、MDR、Ri等分别表示CPU中的程序计数器、内存地址寄存器、指令寄存器中的形式地址字段、内存数据缓冲寄存器和通用寄存器。从寻址方式的角度考虑，以下可能存在的操作是（）

A:

B:

C:

D:

答案:

;

;

;

下列有关取指令操作部件的叙述中，正确的是（）

A:单周期CPU数据通路中需使用指令寄存器存放取出的指令

B:取指令操作可以和下条指令地址的计算操作同时进行

C:PC在单周期数据通路中不需要“写使能”控制信号

D:取指令操作的延时主要由存储器的取数时间决定

答案:取指令操作可以和下条指令地址的计算操作同时进行

;PC在单周期数据通路中不需要“写使能”控制信号

;取指令操作的延时主要由存储器的取数时间决定

下列有关数据通路的叙述中，正确的是（）

A:数据通路由若干操作元件和状态元件连接而成

B:ALU属于操作元件，用于执行各类算术和逻辑运算

C:数据通路执行的功能由控制部件送出的控制信号选择控制

D:通用寄存器属于状态元件，但不包含在数据通路中

答案:数据通路由若干操作元件和状态元件连接而成

;ALU属于操作元件，用于执行各类算术和逻辑运算

;数据通路执行的功能由控制部件送出的控制信号选择控制

常见的CPU控制方式不包括（）

A:异步控制

B:同步控制

C:联合控制

D:DMA

答案:DMA

某CPU的主频是8MHz，若已知每个机器周期平均包含4个时钟周期，该机的平均执行速度是0.8MIPS，则该机的平均指令周期为（）微妙。

A:1.25

B:0.125

C:0.625

D:2.5

答案:1.25

控制计算机操作最小的时间单位是（）

A:访存周期

B:中断周期

C:时钟周期

D:机器周期

答案:时钟周期

在同步控制方式中，以最长最复杂微操作序列作为标准，机器周期内节拍数相同的控制方式是（）

A:中央控制的机器周期方案

B:局部控制的机器周期方案

C:定长的机器周期方案

D:不定长的机器周期方案

答案:定长的机器周期方案

单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）

A:处理器时钟频率较低

B:可以采用单总线结构的数据通路

C:每条指令的CPI为1

D:在指令执行过程中控制信号不变

答案:可以采用单总线结构的数据通路

下列关于指令流水线数据通路的叙述中，错误的是（）

A:包含生成控制信号的控制部件

B:由组合逻辑电路和时序逻辑电路交替组合而成

C:包含通用寄存器组和取指部件

D:包含算术逻辑运算部件（ALU）

答案:包含生成控制信号的控制部件

同步控制是（）。

A:只适用于CPU控制的方式

B:所有指令执行时间都相同的方式

C:只适用于外围设备控制的方式

D:由统一时序信号控制的方式

答案:由统一时序信号控制的方式

计算机中表示地址时，采用（）。

A:补码

B:反码

C:原码

D:无符号数

答案:无符号数

计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用（）控制方式。

A:异步

B:延长机器周期内节拍数的

C:同步；

D:中央与局部控制相结合的

答案:中央与局部控制相结合的

控制单元的输入信号可能来自于（）

A:各种状态标志

B:指令寄存器

C:控制总线

D:时钟

答案:各种状态标志

;指令寄存器

;控制总线

;时钟

下列说法正确的是（）

A:一个机器周期内的节拍数可以不等

B:一条指令周期包含若干个机器周期

C:一条指令周期内的机器周期数可以不等

D:在机器周期所包含时钟周期数相同的前提下，两机平均指令执行速度之比等于两机主频之比

答案:一个机器周期内的节拍数可以不等

;一条指令周期包含若干个机器周期

;一条指令周期内的机器周期数可以不等

;在机器周期所包含时钟周期数相同的前提下，两机平均指令执行速度之比等于两机主频之比

第八章测试

下列关于微程序和微指令的叙述中()是正确的。

A:微程序控制器比硬连线控制器相对灵活

B:微程序控制器的速度一般比硬布线控制快

C:控制器产生的所有控制信号称为微指令

D:同一条微指令可以发出互斥的微命令

答案:微程序控制器比硬连线控制器相对灵活

通常情况下，不包含在中央处理器(CPU)芯片中的部件是（）

A:控制器

B:寄存器

C:ALU

D:DRAM

答案:DRAM

某单总线结构的计算机，其数据通路如图所示。其中，R0~R7为通用寄存器，其输入和输出端均连接到内部总线Bus，其控制命令分别为Riin、Riout。关于该数据通路的下列描述中，

正确的是（)

A:取指令的数据通路为：PC-＞MAR-＞M-＞MDR-＞IR

B:所有控制寄存器向总线数据的控制信号，如R2out,R3out等都一定不能同时有效

C:寄存器R0间接寻址方式下读操作数到R1的数据通路：R0-＞MAR-＞M-＞MDR-＞R1

D:所有控制从总线向寄存器输入的控制信号，如R1in，R2in等一定不能同时有效

答案:取指令的数据通路为：PC-＞MAR-＞M-＞MDR-＞IR

;所有控制寄存器向总线数据的控制信号，如R2out,R3out等都一定不能同时有效

;寄存器R0间接寻址方式下读操作数到R1的数据通路：R0-＞MAR-＞M-＞MDR-＞R1

某机器的微指令格式中，共有8个控制字段，每个字段可分别激活5、8、3、16、1、7、25、4中的控制信号，若采用直接字段编码方式，则微指令的操作控制字段应该取（）

A:37

B:26

C:69

D:23

答案:26

下列说法正确的是（）

A:采用微操作码字段的微指令是水平型微指令

B:与直接编码相比，字段编码速度更快

C:直接编码、字段直接编码、字段间接编码以及混合直接和字段混合编码的微指令都是水平型微指令

D:只有直接编码的微指令是水平型微指令

答案:直接编码、字段直接编码、字段间接编码以及混合直接和字段混合编码的微指令都是水平型微指令

某机器共有52个微操作控制信号，构成5个相斥的微命令组，每组分别包含5,8,2,15,22个微命令，已知可判定的外部条件有2个，微指令字长28位，则控制存储器的容量为（）

A:128×22

B:256×28

C:128×28

D:256×22

答案:256×28

微指令的格式不包括（）

A:微指令的存储方式

B:微指令字长

C:后继微指令地址的形成方式

D:微指令的编码方式

答案:微指令的存储方式

将微指令的操作控制字段分成若干段，将一组互斥的微操作命令放在一个字段内，通过对这个字段的译码便可对应每个微命令。这种编码方式为（）

A:混合编码方式

B:直接编码方式

C:字段直接编码方式

D:字段间接编码方式

答案:字段直接编码方式

如图所示的编码方式是（）

A:直接编码方式

B:字段直接编码方式

C:字段间接编码方式

D:混合编码方式

答案:字段间接编码方式

相对于微程序控制器，硬布线控制器的特点是（）

A:指令执行速度快，指令功能的修改和扩展难

B:指令执行速度慢，指令功能的修改和扩展难

C:指令执行速度快，指令功能的修改和扩展容易

D:指令执行速度慢，指令功能的修改和扩展容易

答案:指令执行速度快，指令功能的修改和扩展难

以微程序存储方式构成的控制器又称为（）。

A:运算器

B:组合逻辑型控制器

C:存储逻辑型控制器

D:微程序控制器

答案:微程序控制器

微程序放的部件是（）。

A:RAM

B:内存

C:控制存储器

D:指令寄存器

答案:控制存储器

如图所示，叙述正确的是（ABCD）

叙述正确的是（）

A:CMDR可以用来存放微指令

B:任何一条机器指令的取指令操作都是相同的

C:CMAR可以用来存放欲取微指令的地址

D:当中断发生时，中断隐指令所需完成的操作可由一个对应中断周期的微程序控制完成

答案:CMD