卫恒电路CAD课程设计方案报告文件模板

电路CAD课程设计报告设计题目：数字式竞赛抢答器专业班级:电信0903班学号：2009001309学生姓名：卫恒同组学生：闫继开数字式竞赛抢答器摘要该数字式竞赛抢答器主要由74系列集成电路组成,主要具有抢答功能、定时、报警和第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，扬声器发出抢答提示音，如果参赛者按下抢答开关，则组别显示电路显示出抢答者的组别。此时，电路具备自锁功能，使别组的抢答开关不起作用.若在规定的时间无人抢答，则输入电路被锁定所有参赛者都不能进行抢答。AbstractThedigitalansweringracerismainlycomposedof74seriesintegratedcircuits.,withfunctionsofresponderfunction，timing,fixedtimethewarningfunction,andthefirstviestoanswerfirstsignalidentificationandlatch。Whenthecompereresetthesystemandgivecommandsandinstructions,thespeakersoundtopromptviestoanswerfirst.Ifacompetitorpushedtheanswerbutton,thisindicatorisusinggroupshowedthatcircuitofviestoanswerfirstgroup。Atthistime,thecircuitwithself—lockingfunction，maketherespondergroupsdon’tswitchdoesn’twork。Theinputcircuitwillbelockedifthereisnobodypressthebuttonintheprescripttime.目录TOC\o"1-3”\h\z\u电路CAD课程设计报告 1_Toc341444233”Abstract 2HYPERLINK\l”_Toc341444234”一、设计任务与要求 4_Toc341444236"三、单元电路设计与参数计算 6HYPERLINK\l”_Toc341444237”1.我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路 6HYPERLINK\l”_Toc341444238”1.1计时电路 6HYPERLINK\l”_Toc341444239"1。2编码和译码电路 72、其他单元子电路 9HYPERLINK\l”_Toc341444242”2.1锁存电路 9HYPERLINK\l”_Toc341444243"2.2秒脉冲发生电路 9HYPERLINK\l”_Toc341444244"3、抢答器总的仿真原理图 10HYPERLINK\l”_Toc341444245”4。电路总结 11四、总原理图及元器件清单 11HYPERLINK\l”_Toc341444247"1．总原理图 11HYPERLINK\l”_Toc341444248”2．工作原理说明 123．PCB的设计 13HYPERLINK\l”_Toc341444250"4．元器件清单 13，所以我们通过控制74LS48的BI/RBO使得在“复位”状态下，数码管不显示任何数字.1。3抢答提示电路该部分电路要完成在开关闭合后，实现一定时间的定时功能.即设计一个边沿触发型的单稳态触发电路。该部分电路，采用了芯片74121，更改外围电路该芯片可以分别实现下降沿和上升沿触发的单稳态电路。电路原理图及仿真结果：元件参数：脉冲持续时间t=0.7RC，要定时0。5s，先选定C=10u，然后可确定R=75kΩ。原理说明：该电路为下降沿触发的单稳态电路，当开关由VCC置道GND时,产生0.5s的脉冲，用来驱动扬声器发声，完成抢答开始的提示功能。2、其他单元子电路2。1锁存电路锁存电路是利用来锁存器芯片来锁定抢答器的输出端来实现第一抢答信号的锁定功能。当参赛者有开关按下时，74LS373芯片的LE端变为低电平，锁存器的输出端不再随输入端信号的变化而变化。如果定时时间到的话，会使锁存器的OE端口变为低电平,使得锁存器的所有输出口变为高阻状态，所有的抢答开关都无效。原理图及仿真结果：2.2秒脉冲发生电路秒脉冲发生电路用来为数字抢答器提供频率为1Hz的时钟信号，一般可以采用石英晶振搭建电路也可以使用555定时器搭建电路,我们采用了更为熟悉的经典的555定时器搭建多谐振荡器来实现。3、抢答器总的仿真原理图4.电路总结我们在参考电路的基础上,将锁存电路74LS273换成74LS373，是控制更加灵活和方便；将没有进行抢答时锁存输出的低电平改为高电平，去掉了原电路中输出端的反向器，简少了芯片的使用；增加了两路抢答功能，对显示部分设计了编码和译码部分；同时在原有电路的基础上新增加了秒脉冲发生电路，提示抢答电路和定时抢答部分。此外，我们还可以将74LS192的D0～D3改成手动的输入，这样就能改变定时时长（电路中没有画出）。四、总原理图及元器件清单1．总原理图2．工作原理说明当主持人控制开关置于“复位”（VCC）时，74LS373芯片的Q0~Q7全部为高电平,使与非门U13输出为低，输入到74LS48的BI/RBO端,使数码管DS4不显示,此时抢答器处于禁止工作状态，同时DS5显示“1”,DS6显示“0"；当主持人控制开关置于“开始”（GND）时，蜂鸣器发出抢答提示音，计时电路进行减计时，假设此时第三组参赛者最先按下了3键（相当于D2接低电平),经过74LS373后，Q2变为低电平,使得U13的输出端为高，这样U20A的输出也为低，使得74LS373的LE端为低,因此将输入数据锁存，其他参赛者晚一步的输入信号将不会送出；另一方面,74LS148将其3端的低电平编码，输出ABC为101，反向后为010，经74LS48译码后显示出“2"，表示第3组最先按下按键.如果在计时减到“00"时，还没有选手按下抢答按钮,则U23输出高电平，使得74LS373的OE端为高，呈现高阻态，不能进行抢答.3．PCB的设计4．元器件清单表1数字式竞赛抢答器原理图的元件清单元件参数元件序号封装备注10uC5RAD0.3Capacitor74LS04U15DIP1474LS09U19DIP1474LS30U13DIP1474LS32U20DIP1474LS48U16DIP1674LS48U17DIP1674LS48U18DIP1674LS148U14DIP1674LS192U21DIP1674LS192U22DIP1674LS373U12DIP2075kR5AXIAL0.34078U23DIP1474121U1DIP14BUZZERU2RAD0.4BuzzerCAPC3RAD0.3CapacitorCAPC4RAD0.3CapacitorDPY_7—SEGDS4DIP10Seven—SegmentDisplayDPY_7-SEGDS5DIP10Seven-SegmentDisplayDPY_7—SEGDS6DIP10Seven-SegmentDisplayNE555U24DIP8RES2R4AXIAL0。3RES2R3AXIAL0.3RESPACK4RP2DIP16SW-DIP8S3DIP16SWSPDTS4SWSPDT五、结论与心得本次课设,通过小组分工和讨论，基本上完成的设计的要求。对自己所学的知识进行了巩固和加深.课设中，我主要负责对电路原理进行设计和仿真.设计过程各个子电路的设计还都比较简单，但电路的整体设计来说就比较困难，需要综合考虑各个信号之间关系.设计时，总是一部分电路功能实现了，但另一些功能又不能实现。比如,锁存抢答功能实现了，但是计时的却不能锁定抢答器。所以，通过proteus软件的仿真,观察各个器件的输出状态，结合各器件的的控制端的作用，最终实现了要求。然后，又对电路之间的逻辑关系进行了梳理，更改部分连接,去掉一些不必要的器件,对电路进行简化，完成最终的设计和仿真.通过本次课设，将protel软件，数电知识以及pr