CPLD实验报告记录表

CPLD实验报告记录表姓名：班级：学号：成绩：___教师填写评语____一实验名称实验八：计数器设计二实验目的(1)进一步熟悉MUX+plusII软件以及用文本输入法设计电路(2)进一步熟悉时序电路设计(3)熟悉计数器的程序设计方法三实验原理同步计数器：在时钟脉冲（计数脉冲）的控制下，构成计数器的各触发器状态同时发生变化的计数器，叫做同时计数器。异步计数器又称行波计数器，它的后一位计数器的输出作为前一位计数器的时钟信号，一级一级串行连接起来就构成了一个异步计数器。设计一个模值可变的计算器，其模值变化范围为2~16源代码：libraryieee;

useieee.std_logic_1164.all;

entitymodkebianis

port(clk,rst:instd_logic;

M:inintegerrange2to16;

y:outintegerrange1to15;

co:outstd_logic);

end;

architecturemokebianofmodkebianis

signalMtemp:integerrange1to15;

signalq:integerrange1to15;

begin

process(clk,rst)

begin

Mtemp<=M-1;

if(rst='0')then

q<=0;co<='0';

elsif(clk'eventandclk='1')then

if(q=Mtemp)then

q<=0;co<='1';

else

q<=q+1;co<='0';

endif;

endif;

y<=q;

endprocess;

end;2、分别设计一个BCD码模60同步、异步计数器。计数器个位显示0～9，十位显示0～5，均用四位二进制数表示。源代码：libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entitymod60is

port(clk,rst,en:instd_logic;

co:outstd_logic;

y:outstd_logic_vector(7downto0));

end;

architecturemod60_1ofmod60is

signalcou1,cou2:std_logic_vector(3downto0);

begin

process(rst,clk)

begin

if(rst='0')then

cou1<="0000";cou2<="0000";

elsif(clk'eventandclk='1')then

if(en='1')then

if(cou2=5andcou1=9)then

cou1<="0000";

cou2<="0000";

co<='1';

elsif(cou1="1001")then

cou2<=cou2+1;

cou1<="0000";

else

cou2<=cou2;

cou1<=cou1+1;

endif;

endif;

endif;

endprocess;

y<=cou2&cou1;

end;3、模60异步计数器源代码：libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entitymod60is

port(clk,rd:instd_logic;

co:outstd_logic;

y:outstd_logic_vector(7downto0));

end;

architecturemod60_1ofmod60is

signalcou1,cou2:std_logic_vector(3downto0);

begin

process(rd,clk)

begin

if(clk'eventandclk='1')then

if(rd='0')then

cou1<="0000";cou2<="0000";

else

if(cou2=5andcou1=9)then

cou1<="0000";

cou2<="0000";

co<='1';

elsif(cou1="1001")then

cou2<=cou2+1;

cou1<="0000";

else

cou2<=cou2;

cou1<=cou1+1;

endif;

endif;

endif;

endprocess;

y<=cou2&cou1;

end