基于fpga的数字图像处理系统设计

基于fpga的数字图像处理系统设计

目前，数据处理技术主要用于医药、工业、军事、电信和其他领域。多领域的应用需求产生了巨大的市场空间,但也对图像处理系统的实时性和准确性提出更高的要求。传统的数字图像处理系统多采用通用计算机加软件、单片机或专用DSP等来实现。这些方法要么处理速度较慢,无法满足现代图像处理系统的实时性要求;要么专业性太强,应用受限制。本文提出一种新的基于DSP+FPGA的图像处理系统。试验表明该系统具有良好的性能。1dsp+fpga结构的数字图像处理现场可编程门阵列(FPGA)优点主要在于有很强的灵活性,其内部逻辑功能可以根据需要进行系统配置,修改和维护方便。随着微电子技术的进步,FPGA不再只用于实现简单的逻辑功能,他的容量和速度已经使他成为系统级设计的重要的选择方案之一。与FPGA相比,DSP适合完成结构更复杂的算法。在图像处理系统中,底层的信号预处理算法要处理的数据量很大,对处理速度的要求高,但算法结构相对简单,适于用FPGA进行硬件实现,这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少,但算法的控制结构复杂,适于用运算速度快、寻址方式灵活、通信机制强大的DSP芯片来实现。基于DSP+FPGA结构的数字图像处理系统需要完成图像采集、数字化处理、图像处理、图像分析、图像显示等功能。系统原理框图如图1所示。2硬件系统的设计2.1saa7113-级配对系统图像采集系统可采用先进的CCD成像技术,利用发光二极管LED(黑白探头)或导光束(彩色探头)对被检测物体区进行照明。探头前部的透镜把被检测物体成像在CCD上。CCD将光信号转换为电信号,然后通过前端解码芯片SAA7113经过放大、滤波和A/D转换等处理将模拟电信号变为数字格式的图像信号。SAA7113的时钟由一片24.576MHz的晶体提供,产生内部所需的LLC(Line-LockedSystemClockOutput)信号及其二分频信号LLC2(频率为13.5MHz)。其中LLC2信号用于同步整个图像采集系统,一个LLC2周期采集一个象素的图像数据,如图2所示。使用FPGA模拟的I2C接口可以对SAA7113提供的多个控制字进行读写,从而完全控制SAA7113的运行。对SAA7113控制字的写过程如图3所示。I2C协议器件的地址是7位,加上读写位(写为“0”,读为“1”)构成一个完整的字节。SAA7113的器件地址是0100,101,加上读写位后:器件地址+写=01001010即4AH;器件地址+读=0100,1011即4BH。从地址是器件内部分配的地址。SAA7113提供00~1F,40~62共43个控制字。SAA7113读控制字的过程如图4所示。I2C协议中的读操作比写操作复杂。首先完成对器件地址和从地址的写操作,然后发送一个4BH(器件地址+读),可以开始接收数据,数据传输结束时发送终止信号。2.2图像单元设计图像处理单元的核心部分是DSP,FPGA及外围的各种存储设备。2.2.1扩展接口设计根据实时性和数据处理精度的要求采用TI公司的TMS320C6713浮点DSP处理器,具有改进的哈佛总线结构,主频高达255MHz,内部有容量为192k的高性能存储器,同时有一个外部存储器扩展接口,一个32b总线扩展接口可以进行同步和异步存储器扩展。采用先进的VLIW(VeryLongInstructionWord)结构内核。可以单周期发生多条指令,实现很高的指令级并行效率。TI公司配合C6000推出的世界上第一个效率可以达70%~80%的汇编语言级C编译器,他产生的代码的平均效率是以往DSP编译器的3倍。TMS320C6713设计工作在225MHz的频率,外部提供50MHz的外部时钟。为了能够正常的工作,其内部锁相环可以配置为乘以9除以2模式,从而内部获得225MHz的时钟,他是整个系统的核心。对采集到的图像信号实时的进行滤波、分割、分析等处理。系统由DSP通过芯片上的HPI接口与主机进行通信,接受主机控制命令并向主机传输采样数据。2.2.2fpga控制器在一些结构复杂的算法处理当中DSP功能强大,但其控制功能相对较弱。相反,在高速数据采集方面,FPGA时钟频率高,内部时延小。因此可以采用FPGA用于A/D采样控制、信号预处理以及整个系统的逻辑控制。本方案采用Xilinx公司的Spartan-IIEFamily-1.8Volt系列FPGA的XC2S300E。他的系统门密度为300000,逻辑单元数量为6192,配置存储器容量可达1.9M。全部控制逻辑由硬件完成,实现了控制与运算的分离,这样充分利用了DSP和FPGA各自的优点,提高了系统的处理功能,从而充分的满足了系统实时性的要求。2.2.3fpga接口方式FPGA和DSP都具有很高的数据处理速度,如何将这两个器件的处理速度协调起来,会直接影响整体系统的运行速度,这就是FPGA如何与DSP接口的问题。关键是选择TMS320C6713的接口方式和配置FPGA的片内RAM。TMS320C6713主要有两种与外部存储器的接口方式,即EMIF和HPI。HPI的最大数据宽度是16位,而EMIF则是32位。采用TMS320C6713与SDRAM用EMIF的方式接口。同时,FPGA内部的存储器主要是BlockRAM,可用作双口RAM,正好可将FPGA模块中的结果缓冲器设为双口RAM,一端是输入,另一端则模拟为SDRAM的接口。这样就将FPGA与DSP有机地连接在一起。2.2.4对驱动模块v00TMS320C6713是一款提供多种协议接口无缝连接的CPU。他集成了外部总线接口(EMIF)外设,EMIF控制对外部存储设备和外部I/O设备的访问。本系统通过EMIF扩展了256k×16b的FLASH芯片AM29LV400,用于存储程序代码和采集到的图像数据。其映射到TMS320C6713存储器映射表的CE1空间。外部的FLASH存储器作为boot存储器,起始地址位CE1(address:0x90000000),FLASH接口为256k×16。因此他支持DSP的16-bitboot模式,但是为了满足6713的boot模式,FLASH要配置成8-bit模式。另外还扩展了4M×32b的SDRAM芯片MT48LC4M32B2,主要用于程序实际运行时占用的程序和数据空间。其映射到TMS320C6713存储器映射表的CE0空间。系统的上电运行过程是通过ROMBOOTLOADER方式把程序代码Load到SDRAM空间去。主程序和图像采集处理程序都在SDRAM空间运行。3输出防止pal制的信号主要由后端编码芯片和VGA显示器组成。后端编码芯片采用AVERLOGIC公司的AL250。他可以自动检测NTSC/PAL制的输入信号。输出VGA信号分辨率为640×480(NTSC制)或768×576(PAL制)。其内部高度集成,内建DAC(数/模转换器)、SRAM和LUT(查找表,提供GAMMA校正等功能)。由AL250将隔行TV信号转换为逐行VGA格式的RGB信号。并通过VGA显示器显示。4视频显示模块fpga每次采样时,FPGA将从SAA7113接收到一帧图像数据保存到SRAM中,此时DSP等待;采样结束后,DSP与FPGA进行总线切换,分别连接到与上次不同的SRAM上,DSP开始读取数据,FPGA开始采集数据。每当DSP和FPGA都完成各自的任务时,就进行总线切换。交换连接的SRAM。此过程中由FPGA控制程序的流程如图5所示。视频图像由SAA7113进行AD变换和视频解码后输出CCIR601标准的视频数据流。他包括16位图像数据(高8位为Y信号,低8位UV信号交叉出现);行同步信号HS(在行消隐期间位高电平,其他时间为低电平);场同步信号VS(在场消隐期间位高电平,其他时间为低电平);行参考信号HREF(行数据有效时间为高电平)。在PAL制下,标准的CCIR601视频数据为864点/行*625行/场*50场,一场分为两帧,分别为奇数行和偶数行。其中每行有效数据为720个点,即HREF维持720个点。FPGA输出给AL250进行视频显示的信号也要满足这一格式。根据这一格式,采集时FPGA将有效的视频数据存入FPGA的OUTFIFO中,同时以行同步信号作为DSP的中断信号同志DSP取走FIFO中的数据。DSP收到中断信号后进入中断处理程序,用EDMA从FPGA的OUTFIFO中读取数据到SDRAM中,再用EDMA将一行的数据从SDRAM搬到INFIFO中,FPGA产生显示所需的同步信号和对INFIFO读取的控制信号,控制INFIFO中的数据和同步信号送给AL250,完成显示功能。目前该系统已经成功的应用于玻璃缺陷的检测。图6为检测到