电工学 第12章 课后习题答案 课件

第12章时序逻辑电路12.1基本双稳态触发器12.2钟控双稳态触发器12.3寄存器12.4计数器12.5集成定时器教学基本要求分析与思考题练习题返回主页◆含有双稳态触发器的逻辑电路称为时序逻辑电路，简称时序电路。下一页上一页下一节返回◆触发器：具有记忆能力的基本单元电路。◆触发器分类：●按逻辑功能分类：

R-S触发器、J-K触发器、

D触发器、T触发器……●按触发方式分类：电平触发、主从触发、边沿触发……●按输出状态分类：双稳态触发器、单稳态触发器无稳态触发器。基本R-S触发器12.1基本双稳态触发器输出端输入端逻辑状态相反触发器的状态：Q=1Q=0Q=1Q=0◆规定:Q端的状态为触发器的状态。2&QQRS&1图12.1.1与非门组成的基本触发器下一页上一页下一节返回111001RSQnQn+11101100001010101→0→1010011Qn→1→02&QQRS&1下一页上一页下一节返回→1100110→0001001→1RSQnQn+11101100001010101Qn0→111→002&QQRS&1下一页上一页下一节返回→1→011RSQnQn+11101100001010101Qn001101101→11001102&QQRS&1→1→0下一页上一页下一节返回0011相等了！RSQnQn+11101100001010101Qn01破坏了逻辑状态！不定0110→1→12&QQRS&1下一页上一页下一节返回低电平有效!直接置0端直接复位端直接置1端直接置位端RSQn+111Qn01010100不定真值表2&QQRS&1SetReset下一页上一页下一节返回不定状态不定状态不定状态逻辑符号SRQQRSRSQ11101初始状态Q010001011010011不定不定11翻转[补充例题1]根据输入波形画出输出波形。下一页上一页下一节返回12.2钟控双稳态触发器(一)钟控R－S触发器(1)电路结构：2&QQ&1RS时钟脉冲4&&3SRCP图12.2.1R-S

触发器电路下一页上一页下一节返回上一节(2)逻辑功能(a)

CP=0时:011导引门3、4被封锁。触发器保持原态：

Qn+1=Qn2&QQ&14&&3SRCPR’S’下一页上一页下一节返回上一节1(b)

CP=1

时:导引门3、4打开，接收R、S的信号。RSQn+1000110110011Qn100110101100101100112&QQ&14&&3SRCPR’S’不定高电平有效!RS设置初态为1设置初态为0下一页上一页下一节返回上一节(3)

触发方式在CP脉冲有效期间▲CP高电平有效：▲CP低电平有效：SDQQRSCRDSRCP(a)高电平触发(b)低电平触发高电平触发低电平触发真值表RSQn+100Qn01110011不定SDQQRSCRDSRCP图12.2.2电平触发R－S触发器的逻辑符号下一页上一页下一节返回上一节[例12.2.1]已知高电平触发R－S触发器的CP、R、S波形，且Qn＝0，画出其Q端的输出波形。RSCP1234Q空翻图12.2.3例12.2.1的波形[解]下一页上一页下一节返回上一节（二）主从J－K触发器(1)电路结构CPSD主触发器JKRD主触发器：S=JQnR=KQnSCRQQSCR从触发器图12.2.4J－K触发器下一页上一页下一节返回上一节主触发器打开从触发器关闭1Q’Q’0CPSD主触发器JKRDSCRQQSCR从触发器主触发器关闭从触发器打开=Q’下一页上一页下一节返回上一节100(2)逻辑功能JKQn+100011011Qn01010001011000110

CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’下一页上一页下一节返回上一节110011010100

CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’JKQn+100Qn01

01011(2)逻辑功能下一页上一页下一节返回上一节0010CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’10JKQn+100Qn01

010111(2)逻辑功能下一页上一页下一节返回上一节111

01100

1010JKQn+100Qn01

010

111CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’(2)逻辑功能下一页上一页下一节返回上一节11101

01010

01CPSD主触发器JKRDSCRQQSCR从触发器Q’Q’QnJKQn+100Qn01010111(2)逻辑功能下一页上一页下一节返回上一节●

后沿主从触发●

前沿主从触发(3)触发方式●

CP=1（或

0）时主触发器接收信号，从触发器关闭；●

CP=0（或

1）时主触发器关闭，从触发器接收主触发器的信号；

——主从触发。JKQn+100Qn01010111

Qn真值表下一页上一页下一节返回上一节CPSDQQKJCRDJKCPQQSDKJCRDJKCP前沿处，主触发器接收信号后沿处，从触发器接收信号(a)后沿主从触发(b)前沿主从触发前沿处，从触发器接收信号后沿处，主触发器接收信号图12.2.5主从触发J－K触发器的逻辑符号下一页上一页下一节返回上一节(4)关于J-K触发器的

一次性翻转问题0101001←101101←

→00←10→11

1000010不翻转CPSD主触发器JKRDSCRQQSCR从触发器翻转一次!下一页上一页下一节返回上一节[例12.2.2]已知后沿主从触发J－K触发器的CP、J、K波形，且Qn＝0，画出触发器的Q端波形。Q1234CPJKQn1001100110000110一次翻转主触发器已经翻转为1态主触发器未翻转主触发器翻转为0态[解]图12.2.6例12.2.2的波形下一页上一页下一节返回上一节[补充例题2]已知CP的波形，且J=1，K=1，Qn＝0。画出触发器的Q端波形。CP12345678SDQQKJCRDJKCPQ0翻转时刻？计数状态●累加

1●分频：fi=1000Hzfo=500Hzfifo÷2下一页上一页下一节返回上一节&&123456DSRAB置0维持线置1维持线置0阻塞线置1阻塞线&&&&SDRDCPQQ（三）D触发器(1)电路结构图12.2.7D触发器电路下一页上一页下一节返回上一节(2)逻辑功能:(1)当CP=0时:0S=R=111门5和门6打开，可接受输入信号DB=DA=DD

=11&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD=D门3和门4关闭，下一页上一页下一节返回上一节11DD110(2)当CP由0变1时，门3和门4打开，(3)当CP=1时，输入信号被封锁。则Q=DS=

DR=D=DD=&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD=D下一页上一页下一节返回上一节(3)当CP=1时输入信号被封锁门3和门4始终打开，S和R的状态是互补的。如果：

R

=D=0门6被关闭！D的变化不能传递到S、R端。DD&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD1110=10=11=

=0下一页上一页下一节返回上一节101=0如果

S

=D=0门4和门5同时被关闭！D的变化不能传递到S、R端。0==1DD&34&QDSRAB置0维持线置1维持线置0阻塞线置1阻塞线Q&56&CP&12&SDRD11下一页上一页下一节返回上一节真值表01DQn+101CPQQRDSDDCDCPRDSDDCDCPQQ(a)上升沿触发(b)下升沿触发(3)触发方式在跳变沿触发。图12.2.8边沿触发D触发器的逻辑符号下一页上一页下一节返回上一节[例12.2.3]已知上升沿触发D触发器D端的输入信号波形，且Qn＝0，画出触发器的Q端波形。1234QCPDD的变化对Q无影响[解]图12.2.9例12.2.3的波形下一页上一页下一节返回上一节（四）T触发器（触发器逻辑功能的转换）真值表T

Qn+1SDQQKJCRDJKCP(1)将主从型J－K触发器改接成T触发器TCPJ=K=01——Qn+1=Qn——Qn+1=Qn01QnQn下一页上一页下一节返回上一节SDQQKJCRDJKCPTCPSDQQTCRDTCP(a)改接方法(b)逻辑符号图12.2.10J－K触发器改为T触发器主从触发T触发器下一页上一页下一节返回上一节(2)将维持阻塞型

D触发器改接成

T触发器边沿触发T触发器RDSDQQDCDCP=1TCPRDSDQQTCTCP(a)改接方法(b)逻辑符号图12.2.10D触发器改为T触发器下一页上一页下一节返回上一节[例12.2.4]四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮再按下时不起作用。[解]采用74LS175集成芯片。下一页上一页下一节返回上一节CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ时钟清零GNDUCC公用清零公用时钟74LS175片脚图DIP164Q4D4Q2Q2D2Q1Q1D1Q3Q3D3Q下一页上一页下一节返回上一节0000与门打开发光二极管不亮1+UCC清零1D2D3D4DUCCCP1Q2Q3Q4QRDR×4&时钟脉冲>1赛前先清零图12.2.12例12.2.4的电路下一页上一页下一节返回上一节00001关闭11010+UCC清零1D2D3D4DUCCCP1Q2Q3Q4QRDR×4&时钟脉冲>1按其它按钮不起作用下一页上一页下一节返回上一节12.3寄存器◆寄存器数码寄存器移位寄存器串行并行◆按存取数码的方式下一页上一页下一节返回上一节RDRDRDRDA4A3A2A1O4O3O2O1&&&&SCRFF4Q4FF3Q3FF2Q2FF1Q1SCRSCRSCR1111（一）数码寄存器预先清零0000数码存入端数码取出端清零指令0010000图12.3.1数码寄存器下一页上一页下一节返回上一节00000000寄存数码取出数码并行输入并行输出取出指令寄存指令1

1

0

101

1

0

11

1

0

10RDRDRDRDA4A3A2A1O4O3O2O1&&&&SCRFF4Q4FF3Q3FF2Q2FF1Q1SCRSCRSCR1111010（一）数码寄存器下一页上一页下一节返回上一节CPQ3Q2Q1Q0Q3Q2Q1Q00123456789…15160000000100100011010001010110011110001001……111100001111111011011100101110101001100001110110……00010000加法计数减法计数下一页上一页下一节返回上一节（二）十进制计数器0000000100100011010001010110011110001001CPQ3Q2Q1Q0012345678910十进制数BCD码0123456789进位0000下一页上一页下一节返回上一节J0＝K0＝11J1＝Q3Q0，J2＝K2＝Q1Q0J3＝Q2Q1Q0，K3＝Q0图12.4.3同步十进制加法计数器0

0

0

0K1＝Q00

1

1

111

11

1

1

1

0

0

000

00

0

0

1

0

0

101

00

0

10

0

0

0CPQ3KJCKJCQ2KJCQ1KJCQ0RD下一页上一页下一节返回上一节Q0Q1Q2Q312345678910CPCLRENCLK功能10清零计数10φφQ3Q2Q1Q04518CLRENCLKCP1进位EN12345678910CP图12.4.4十进制加法计数器的波形下一页上一页下一节返回上一节补充内容：任意进制计数器CP1进位100进制计数器Q3Q2Q1Q04518CLRENCLKQ3Q2Q1Q04518CLRENCLK100100000001下一页上一页下一节返回上一节试设计一个60进制计数器。[补充例题3]01100000&进位0000CP1Q3Q2Q1Q04518CLRENCLKQ3Q2Q1Q04518CLRENCLK※练习题：试设计一个24进制计数器。下一页上一页下一节返回上一节Q2Q1Q0JKC111RDCPK0=1J1=1

K1=1J0=Q2J2=Q1Q0K2=1CJKCJK[补充例题4]分析电路的逻辑功能。下一页上一页下一节返回上一节CPQ2

Q1

Q0012345J2K2J1K1J0K00

001111111010

010010101101100100000◆结论：

五进制加法计数器。K0=1J1=1

K1=1J2=Q1Q0K2=1J0=Q2JKC111RDCPCJKCJKQ2Q1Q0111111111111111111下一页上一页下一节返回上一节1Q2Q1Q0JCKJCKJCKSDCPCPQ2

Q1

Q00123456781

1

1111110

101100011010001000111J0=K0=1J1=K1=Q0J2=K2=Q1Q0◆结论：减法计数器。[补充例题4]分析电路的逻辑功能。下一页上一页下一节返回上一节Q4Q3Q2Q1Q0CP165432100000100000

100DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器下一页上一页下一节返回上一节CP165432Q4Q3Q2Q1Q000

10000

01000001DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器下一页上一页下一节返回上一节CP16543200001Q4Q3Q2Q1Q010

00001000DCDCDCDCQ4Q3Q2Q1CPDCQ0补充内容：环形计数器下一页上一页下一节返回上一节图12.5.1555集成定时器（一）555集成定时器12.5集成定时器电源端放电端GND低电平触发端高电平触发端电压控制端复位端输出端UDDDTHCOG

TLUoRD8765

5551234下一页上一页返回上一节低电平置1端高电平置0端INOUT8△8△RSQQ+UDDTHCOTLDMOSUo8745321RD++－C2+RRR6+－C1

UDD13

UDD23※U6＞23UDD时：R=0→Q=0→Q=1→MOS管导通※U2＜13UDD时：S=0→Q=1→Q=0→MOS管截止下一页上一页返回上一节T°C

R1

U6、U2

13UDDUo=0[例12.5.1]温控电路。

U6

＞23UDD、U2

＞切断加热器T°C

R1

U6、U2

13UDDUO=1

U6＜23UDD、U2＜接通加热器84156237R1R2R3555+UDDUo0.01

Fθ[解]图12.5.2例12.5.1的电路下一页上一页返回上一节（二）单稳态触发器

只有一个稳态的触发器。

特点：在外来触发信号的作用下，能够由稳态翻转成另一暂稳状态，暂稳状态维持一定时间后，又会自动返回到稳态。下一页上一页返回上一节◆

无输入信号时：

ui=1①设Q=1→Q=0→Q=1，MOS管导通→7端接通，C放电→

U6＜23UDD

②设Q=0

Q维持

0态。→Q=0→MOS管截止，7端断开23UDD→

U6＞→电容C充电→uC=u6

→Q=0→Q=1，MOS管导通→7端接地，C不能充电，触发器的稳态为:

uo=Q=084153uoui+UDDRC555627图12.5.3单稳态触发器下一页上一页返回上一节(1)t=0~t1时，ui未输入:0tui0tuC0tuot184153uoui+UDDRC555627uo=0(2)

t=t1~t2时，输入触发脉冲ui:u2=ui

13UDD→uo=1→C充电:uC=u6

t2③t

t2时，ui消失，u2=ui

13UDDC

继续充电：uC=u6

23UDD，uo=Q=123UDD→

u6=uC=下一页上一页返回上一节0tui0tuC0tuot184153uoui+UDDRC555627t223UDDt3④t

t3时,→

uo=Q

=023UDDu6=uC

→Q=1，MOS管导通→C放电→U6＜23UDD→uo=Q=

0暂稳态tWtW=tln3=1.1RC下一页上一页返回上一节[补充例题4]单稳态触发器的应用之一。84153uoui+UDDRC555627——照明定时电路。下一页上一页返回上一节R2SB84153uoui+UDDR1C555627[例12.5.2]洗相曝光定时电路。KAKA~白红KAD2D1[解]图12.5.4例12.5.2的电路下一页上一页返回上一节（三）无稳态触发器（多谐振荡器）

设uo=1,7端断开→uo=

0→7端接通，C放电→

U2＜13UDD23UDD→

U6＞→C充电→u6=u2=uC

→uo=

1→u6=u2=uC

84153uo+UDDR1C555627R2下一页上一页返回上一节uC0t23UDD0tuot1t2t384153uo+UDDR1C555627R213UDDtW2tW1T输出方波周期T的计算:T=tW1+tW2=0.7(R1+2R2)C占空比=tW1T下一页上一页返回上一节[例12.5.3]简易电子琴电路。84153762555uo+UDDR28R27R26R25R24R23R22R21S8S7S6S5S4S3S2S10.01

F+R1C1C2图12.5.6例12.5.3的电路[解]按下不同的琴键（S1～S8），便接入了不同的电阻（R21～R28）。简易电子琴就是通过改变电阻值来改变输出方波的周期，使外接的喇叭发出不同的音调。下一页上一页返回上一节教学基本要求第12章时序逻辑电路1.掌握基本R－S触发器的逻辑功能。2.掌握钟控R－S触发器、J－K触发器、D触发器和T触发器的逻辑功能及触发方式。3.理解数码寄存器和移位寄存器的工作原理。4.理解二进制计数器和十进制计数器的工作原理。5.了解集成定时器的工作原理，了解用集成定时器组成的单稳态触发器和无稳态触发器的工作原理。返回下一页返回分析与思考12.1(1)为什么说门电路没有记忆功能，而触发器有记忆功能?12.1(2)试分析由或非门组成的基本R-S触发器的逻辑功能，列出其真值表，并与由与非门组成的基本R-S触发器作一比较。12.2(1)钟控触发器的电路结构形式、逻辑功能及触发方式三者之间有什么关系?逻辑功能相同的触发器，触发方式是否相同？12.2(3)试比较电平触发、主从触发和边沿触发的特点。

12.3(1)图示数码寄存器存入数码时是否必须预先清零？&SCRFF4RDQ41&&&SCRFF3RDQ3SCRFF2RDQ2SCRFF1RDQ1111A1A2A3A4O1O2O3O4取出指令清零指令寄存指令下一页上一页返回

12.3(2)试将图示右移位寄存器改为左移位寄存器。数码存入端数码取出端移位CPQ4D4DCRDRDDCDCDCRDRDQ3Q2Q1D3D2D1清零下一页上一页返回12.5(1)555集成定时器能否在的情况下工作？12.4(1)n位的二进制加法计数器，能计数的最大十进制数是多少？如果要计数的十进制数是100，需要几位二进制加法计数器？12.4(2)异步计数器和同步计数器有何不同？二进制计数器和十进制计数器有何不同？12.5(2)单稳态触发器和无稳态触发器各有什么特点？它们产生的方波有何不同？下一页上一页返回分析与思考解答12.1(1)为什么说门电路没有记忆功能,而触发器有记忆功能?[答]由于门电路的输出电平的高低仅取决于当时的输入,与以前的输入状态无关,所以说是一种无记忆功能的逻辑部件,而触发器则不同,其输出电平的高低不仅取决于当时的输入,还与以前的输入状态有关,因而它是一种有记忆功能的逻辑部件。下一题返回分析与思考题集12.1(2)试分析由或非门组成的基本R-S触发器的逻辑功能，列出其真值表，并与由与非门组成的基本R-S触发器作一比较。[答]为便于比较，今将由与非门组成的和或非门组成的基本R-S触发器的电路、逻辑符号和真值表分别画于图(a)和(b)中。＆＆QQSRSRQQ（a）Qn+1SR00011011Qn01不定1QQSR1SRQQ（b）Qn+1SR00011011Qn01不定下一题上一题返回分析与思考题集12.2(1)钟控触发器的电路结构形式、逻辑功能及触发方式三者之间有什么关系？逻辑功能相同的触发器，触发方式是否相同？[答]电路结构不同，逻辑功能和触发方式便可能不同。但同一种逻辑功能的触发器，可以采用不同的电路结构，便有不同的触发方式。因此，逻辑功能相同的触发器，触发方式不一定相同。下一题上一题返回分析与思考题集12.2(3)试比较电平触发、主从触发和边沿触发的特点。[答]电平触发是在CP脉冲为规定的电平时（例如CP=1时），触发器都能接收输入信号并立即输出相应的状态。主从触发是在CP脉冲为规定的电平时（例如CP=1时），接收输入信号，经过延时，当CP跳变时（例如CP的后沿到来时）才输出相应的状态。边沿触发是在CP跳变（例如由0跳变为1，即上升沿到来）时，接收输入信号并立即输出相应的状态。下一题上一题返回分析与思考题集[答]该数码寄存器清零与否都不会影响数码的存入，故可以不必预先清零。12.3(1)图示数码寄存器存入数码时是否须预先清零？&SCRFF4RDQ41&&&SCRFF3RDQ3SCRFF2RDQ2SCRFF1RDQ1111A1A2A3A4O1O2O3O4取出指令清零指令寄存指令下一题上一题返回分析与思考题集12.3(2)试将图示右移位寄存器改为左移位寄存器。数码存入端数码取出端移位CPQ4D4DCRDRDDCDCDCRDRDQ3Q2Q1D3D2D1清零[答]将上图中左边的触发器改由右边的触发器控制，待存数码从高位数到低位数依次送到输入端，在移位脉冲作用下，寄存器内存放的数码均从低位向高位移一位，于是则改为左移寄存器。下一题上一题返回分析与思考题集12.4(1)n位的二进制加法计数器，能计数的最大十进制数是多少？如果要计数的十进制数是100，需要几位二进制加法计数器？[答]n位的二进制加法计数器，能计数的最大十进制数是2n－1。如果要计数的十进制数是100，需要7位的二进制加法计数器。

下一题上一题返回分析与思考题集12.4(2)异步计数器和同步计数器有何不同？二进制计数器和十进制计数器有何不同？[答]异步计数器计数的CP脉冲不是同时加到各个触发器上，而只是加到最低位的触发器上，其他触发器的时钟控制端是与相邻的低位触发器的输出端相联的，各触发器的动作有先有后。而同步计数器的计数脉冲CP是同时加到各个触发器的时钟脉冲输入端，各触发器同时动作。二进制计数器是以“逢二进一”累计计数，例如以四位二进制加法计数器为例可以累计0～15，所以当第16个CP到来时，已超出计数范围，这时计数器应回到0000。n位的二进制计数器可以累计0～（2n－1）个数，当第2n个CP到来时，已超出计数范围，这时计数器应回到0000。而十进制计数器是以“逢十进一”累计计数，只是十进制的每一位数都用二进制数来表示。由于十进制数的每一位都只有0～9十个数字。因此采用四位二进制计数器来累计十进制数的每一位数时，只需取用0000～1001，剩余的1010～1111六个数要舍去不用，也就是说当计数到9，即四个触发器的状态为1001，再来一个计数脉冲，计数器不能像二进制计数器那样翻转成1010，而必须返回到0000，同时向高一位十进制计数器进位。下一题上一题返回分析与思考题集[答]此时集成定时器中的基本R－S触发器的输入R=0，S=0，基本R－S触发器处于不定状态，故不能在这种情况下工作。12.5(1)555集成定时器能否在的情况下工作？下一题上一题返回分析与思考题集[答]单稳态触发器是只有一个稳态的

触发器。其特点是：在外来触发信号的作用下，能够由稳定状态翻转成另一暂稳状态，暂稳状态维持一定时间后，又会自动返回到稳定状态。无稳态触发器是一个没有稳定状态的

触发器。其特点是：无需外来触发信号，接通电源后，电路自动地从一个暂稳状态变换为另一个暂稳状态，周而复始，循环不止。12.5(2)单稳态触发器和无稳态触发器各有什么特点？它们产生的方波有何不同？单稳态触发器触发一次产生一个一定宽度的方波，其方波的宽度tW=1.1RC。无稳态触发器接通电源后即可输出连续方波，其方波的宽度tW=0.7（R1＋R2）C。下一题返回分析与思考题集练习题SRQRS1k

1k

＋5V12.1.1图示电路是可以用来产生单脉冲的电路。试分析其产生单脉冲的原理，画出Q和

的波形。Q下一页返回12.1.2初始状态为0的基本R－S触发器（低电平有效），和端的输入信号波形如图所示，求Q和的波形。RSQRS12.2.1已知图示电路中各输入端的波形如图所示,工作前各触发器先置0,求Q1、Q2和Q3的波形。RDCPA1A2CSRCJKCDQ1Q2Q3Q1Q2Q3CPA1A2下一页上一页返回12.2.2在图示电路中若输入端的波形如图所示,工作前各触发器先置1,求Q1、Q2和Q3的波形。RDCPA1A2CSRCJKCDQ1Q2Q3Q1Q2Q3CPA1A2下一页上一页返回12.2.3在图示电路中,已知各触发器输入端的波形如图所示,工作前各触发器先置0,求Q1和Q2的波形。RDCPTCTCTQ1Q2Q1Q2CPT12.2.4在图示电路中,已知输入端D和CP的波形如图所示,各触发器的初始状态均为0,求Q1和Q2的波形。CPDQ1Q2CDCTCPT下一页上一页返回CPDQCTCCCJKSRSSSRRQ12345612.2.5在图示电路中,已知S、R和CP的波形如图所示,各触发器都原为1态,求1、2、3、4、5、6各点及Q和

的波形。QCPSR12.2.6图示各触发器的初始状态均为0,求Q的波形。CPQ21CJKCPQ61CJKCPQ11CJKCPQ31CJKCPQ41CJKCPQ51CJK下一页上一页返回12.2.7图示各触发器的初始状态均为1，求