第4章数字集成电路

退出集成电路：是60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成一定功能的电路所需的半导体管、电阻、电容等元件及它们之间的连接导线全部集成在一小片硅片上，然后封装在一个管壳内的电子器件。其封装外形有圆壳形、扁平形或直插式等多种。概述：上页下页返回第4章翻页4.1逻辑代数运算规则数字电路的特点：1.所处理的数字信号只有两种取值(1、0）；2.元件密度高、体积小、重量轻、可靠性高。电路抗干扰能力强；3.信息便于长期存储，便于计算机处理。数字电路

组合逻辑电路：门组成

时序逻辑电路：触发器组成集成电路数字集成电路模拟集成电路上页下页返回第4章翻页

逻辑代数运算规则

逻辑代数又称布尔代数，是分析与设计逻辑电路的工具。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。第4章上页下页基本运算有：乘（与）运算、加（或）运算、求反（非）运算。翻页返回1.基本运算规则

重叠律A+A=A

A•A=A上页下页第4章自等律A+0=A,A•1=A翻页返回0-1律A•0=0，A+1=1互补律A+A=1,A•A=0还原律A=A2.逻辑代数的基本定律交换律：A+B=B+A,A•B=B•A结合律：A+(B+C)=(A+B)+CA•(B•C)=(A•B)•C上页下页第4章

A•B=A+B，A+B=A•B反演律：翻页分配律：A(B+C)=A•B+A•CA+B•C=(A+B)•(A+C)返回吸收定律：A+AB=A+B,A+AB=A，A（A+B）=A3.逻辑运算规则的证明方法一：用逻辑状态表加以证明，即等号两边表达式的逻辑状态表完全相等，等式成立。上页下页第4章翻页返回方法二：利用已有的公式证明。如：（A+B）（A+C）=AA+AC+BA+BC=A+AC+AB+BC=A（1+C+B）+BC=A+BC上页下页第4章[例题4.1.1]证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC本节结束返回上页下页第4章问题

：如何证明AB+AC+BCD=AB+AC本节结束返回提示：利用AB+AC+BC=AB+AC上述两个式子可以当作公式使用4.2

逻辑函数的表示和化简4.2.1

逻辑函数的表示方法4.2.2逻辑函数的化简法上页下页第4章返回概述当一组输出变量（因变量）与一组输入变量（自变量）之间的函数关系是一组逻辑关系时，称为逻辑函数。一个具体的因果关系就可以用逻辑函数表示。上页下页第4章返回第4章上页下页4.2.1

逻辑函数的表示方法返回翻页逻辑式：用基本运算符号列出输入、输出变量间的逻辑代数式逻辑状态表：列出输入、输出变量的所有逻辑状态

波形图：给定输入波形，画出输出波形用逻辑符号表示输入、输出变量间的逻辑关系逻辑图：

注意：上述几种表示方法相互可以转换第4章上页下页返回翻页

卡诺图：与变量的最小项对应的按一定规则排列的方格图

最小项是指所有输入变量各种组合的乘积项，输入变量包括原变量和反变量。例如，二变量A，B的最小项有四项：AB，AB,AB,AB;

三变量的最小项有八项;依此类推，n

变量的最小项有2

n

项上页下页返回第4章翻页设一个三输入变量的偶数判别电路，输入变量为A，B，C，输出变量为F。当输入变量中有偶数个1时，F=1；有奇数个1时，F=0。试用不同的逻辑函数表示法来表示。[例4.2.1]输入输出ABCF

0001

00

1

001000

11

11000101

1110

111

1

0

三个输入变量的最小项有23=8个，即有8个组合状态，将这8个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，如表所示。解：(1

)逻辑状态表上页下页返回第4章

把逻辑状态表中的输入，输出变量写成与—或形式的逻辑表达式，将F=1的各状态表示成全部输入变量的与函数，并将总输出表示成这些与项的或函数，即逻辑表达式：F=ABC+ABC+ABC+ABC翻页输入输出ABCF

0001

001

0010

0011

1100

0101

1110

1111

0(2)

逻辑表达式上页下页返回第4章

若将逻辑表达式中的逻辑运算关系用相应的图形符号和连线表示，则构成逻辑图。ABCABCA

BCF111&&&&＞1若将逻辑状态表按一定规则行列式化则构成图下图所示。ABC0101111000

1001011

0(卡诺图内容见4.2.2节）翻页(3)

逻辑图(4)卡诺图

为什么要化简逻辑函数？4.2.2逻辑函数的化简法上页下页第4章返回翻页可以更方便、更直观地分析其逻辑关系，而且在设计具体的逻辑电路时所用的元件数也会最少，从而可以降低成本，提高可靠性。逻辑函数的化简通常有以下两种方法：代数化简法：就是利用逻辑代数的基本运算规则来化简逻辑函数。*2.应用卡诺图化简上页下页第4章返回翻页1.应用代数化简法化简代数化简法的实质上页下页第4章返回翻页是对逻辑函数作等值变换，通过变换使与-或表达式的与项最少，以及在满足与项最少的条件下，每个与项的变量数最少。1.应用代数化简法化简化简逻辑式子应用较多的公式：

A+1=1,AA=0

A+A=1,A+A=A

AA=A,A=AAB=A+BA+B=ABA+AB=A上页下页第4章返回翻页代数化简法中经常使用的方法：上页下页第4章返回翻页1、合并项法

利用公式AB+AB=A，把两项合并成一项。例如：2、吸收法

利用公式A+AB=A，消去多余项。例如：代数化简法中经常使用的方法：上页下页第4章返回翻页

3、消去法

利用公式A+AB=A+B，消去多余变量。例如：代数化简法中经常使用的方法：上页下页第4章返回翻页4、配项法利用公式A+A=1，可在某一与项中乘以A+A，展开后消去多余项。也可利用A+A=A，将某一与项重复配置，分别与有关与项合并，进行合并。代数化简法中经常使用的方法：上页下页第4章返回翻页配项法的例子：代数化简法中经常使用的方法：上页下页第4章返回翻页注意：上例中，如果对第2项及第4项进行配项，则化简结果为。可见，对于一个逻辑函数可以得到不同的化简结果，这每一个结果都是最简的。解：Y=AB(1+C+D+E)=AB=(AB+A)+B=A+B利用A+1=1运算法则！解：Y=AB+AB=AB+A+B利用AB=A+B

运算法则！利用A+AB=A

运算法则！上页下页第4章返回翻页化简Y=AB+ABC+AB(D+E)[例题4.2.1]化简Y=ABAB[例题4.2.2]*2.卡诺图的表示及其化简任何一个逻辑函数都可以表示为若干最小项之和的形式二到五变量最小项的卡诺图AB

m0

1010

ABAB

m0

AB

m3

AB

m2

AB

m1

ABC0101111000m0m1m4m5m2m6m3m7二变量卡诺图三变量卡诺图m0m1m2m4m5m6m8m9m10m11m14m7m3m12m13m14ABCD0001111000011110四变量卡诺图m2m24CDEABm0m1m3m6m7m5m4m8m9m11m10m2m14m15m13m12m25m26m27m30m31m29m28m16m24m17m19m18m22m23m21m20五变量卡诺图第4章上页下页卡诺图的表示：返回翻页化简步骤：●

将函数化为最小项之和的形式●

画出表示该逻辑函数的卡诺图●

找出可以合并的最小项●

选取化简后的乘积项选取原则是：●

这些乘积项应包含函数式中所有的最小项●

所用的乘积项数目最少●

每个乘积项包含的因子最少第4章上页下页返回翻页

卡诺图化简解：●画出函数Y的卡诺图BCA0001111001对应

AC

项：

因为AC=A（B+B）C=ABC+ABC所填入项应是

ABCABC即m4m6

为111对应AC

项：m1m3

为111对应BC

项：m2m6

为11对应BC

项：m1m5

为100●找出合并最小项1●选取化简乘积项ACBCAB●Y=AC+BC+AB注意：找出合并最小项的方案会有多种第4章上页返回下页本节结束用卡诺图化简法将下式化简为最简与—

或函数式Y=AC+AC+BC+BC

[例题4.2.3]概述4.3.1TTL门电路4.3.2CMOS

门电路上页下页第4章4.3集成门电路返回门电路是实现一定逻辑关系的电路，是组成数字电路的基本单元，本节重点介绍集成门电路的逻辑功能及外部特性。上页下页第4章返回概述翻页“与”门ABF＆F=AB“与非”门FAB＆F=AB“或非”门ABF≥1F=A+B“或”门AB≥1FF=A+B“非”门1FAF=A名称图形符号逻辑表达式功能说明输入全1，输出为1输入有0，输出为0输入有1，输出为1输入全0，输出为0输入为1，输出为0输入为0，输出为1输入全1，输出为0输入有0，输出为1输入有1，输出为0输入全0，输出为1复习基本门电路上页下页第4章返回翻页输入相异，输出为1输入相同，输出为0其它常用门电路上页下页第4章返回翻页“同或”门“异或非”ABF=1“异或”门AB=1FF=AB+AB=A+B名称图形符号逻辑表达式功能说明输入相异，输出为0输入相同，输出为1F=AB+AB=A+B4.3.1TTL门电路第4章上页下页概述返回翻页TTL门电路：是晶体管-晶体管逻辑门电路的简称TTL门电路的特点：工作速度快，带负载能力强，抗干扰性能好等。ABCR13kΩR2750ΩR4100ΩR3360ΩR53kΩT2T5T3T4F+5VT1B2B1多发射极晶体管T1

的等效电路ABCR1+5VB1B2第4章上页下页1.TTL与非门电路返回翻页结构R1T1R2R4R3R5T2T3T4T5ABC+5VFB1B2A+5VBCR1工作原理设：A=0

B=1

C=1

0.3V3.6V3.6V

则：VA=0.3V

VB1=0.3+0.7=1VVB2=0.3V所以：T2、T5截止

T3、T4

导通结果：VF

=5－UBE3－UBE4

5－0.7－0.7=3.6V

拉电流第4章上页下页1V0.3V返回

DA导通！翻页F=1+5VABCT1R1R2R4R3R5T2T3T4T5FVB1B2+5V+5VR1B1B2ABCVB33.6V3.6V3.6V设：A=B=C=1

即：VA=VB=

VC=3.6VVF=0.3V，F=0VF=0.3V2.1VVB3=UCE2+UBE5=0.3+0.7=1V1VT3

导通，T4

截止灌电流上页下页则：T2、T5饱和第4章返回实际上DA、DB、DC截止！T1集电结正偏VB1=+UBE5=2.1V0.7

UBE2+翻页假设DA、DB、DC导通4.3V输入悬空时相当于1结论：1.输入不全为1时，输出为12.输入全为1时，输出为0符合与非门的逻辑关系与非门逻辑状态表CBAF00010011010101111001101111011110逻辑符号ABCFF=ABC第4章上页下页返回翻页TTL与非门电路的电压传输特性第4章上页下页返回翻页电压传输特性：描述了与非门的输出电压与输入电压之间的关系。电压传输特性的测量：一个输入端接一个可变的直流电源，其余输入端接高电平，输入端电压由0逐渐增加，测量出输出电压随输入电压的变化。ABCF+5VUIVUoTTL与非门电路的电压传输特性第4章上页下页返回翻页

UOUOHUOLOUOFFUONUI电压传输特性的特点：当UI从0开始增加时，在一定范围内输出的高电平基本不变；当UI上升到一定数值后，输出很快下降为低电平；如UI继续增加，输出低电平基本不变。TTL与非门电路的主要参数第4章上页下页返回翻页

a.输出高电平UOH和输出低电平UOL

UOH：是指输入至少有一个为低电平时的输出高电平；

UOL：是指输入全部为高电平时的输出低电平；实际应用时，通常规定了UOH的下限值和UOL的上限值；如TTL与非门当UCC=5V时，UOH应大于等于2.4V；UOL

应小于等于0.4V。TTL与非门电路的主要参数第4章上页下页返回翻页

b.开门电平UON和关门电平UOFF开门电平UON：是指输出电平刚刚下降到输出低电平的上限值时的输入电平，为了保证与非门输出为低电平，实际输入电平应大于等于UON。UOUOHUOLOUOFFUONUITTL与非门电路的主要参数第4章上页下页返回翻页

b.开门电平UON和关门电平UOFF关门电平UOFF：是指输出电平刚刚上升到输出高电平的下限值时的输入电平，为了保证与非门输出为高电平，实际输入电平应小于等于UOFF。UOUOHUOLOUOFFUONUITTL与非门电路的主要参数第4章上页下页返回翻页

c.输入低电平噪声容限UNL和输入高电平噪声容限UNHUNL表征了输入低电平时允许的最大噪声；

UNL=UOFF-UOLUNH表征了输入高电平时允许的最大噪声；

UNH=UOH-UONUNL和UNH越大，与非门的抗干扰的能力越强TTL与非门电路的主要参数第4章上页下页返回翻页

d.扇出系数N0

是指与非门能带同类门的最大数目，它表示与非门带负载的能力。对TTL与非门，一般要求N0大于等于8。f.平均传输延迟时间tpdTpd是指输出脉冲相对于输入脉冲的平均传输延迟时间，它表明门电路的开关速度。限制了输入脉冲的工作频率。2.TTL三态与非门三态门的作用：如果将几个逻辑门的输出端都接到同一个传输线上，要求每一个逻辑门能在不同时刻轮流向传输线传送信号，这就需要对每个逻辑门进行分时控制，这种带有控制端的逻辑门就是三态门。上页下页第4章返回翻页+5VR1R2R3R4R5B1B3T1T2T3T4T5FABENPTTL三态与非门的结构和原理DF：第三状态高阻上页下页1V1VT2、T5截止第4章返回翻页二极管D截止F=ABVB1=1VVB3=1V二极管D导通

1EN

=0时

EN=1时T3导通，T4截止0.3V三态输出“与非”门符号上页下页第4章返回翻页

上面的三态门是低电平有效，即控制端低电平时，输出与输入为正常的与非关系。三态门也有高电平有效的，见下图，注意它们的区别。逻辑关系：

EN=1时：F=AB

EN=0时：F

高阻状态ABENF△逻辑关系：

EN=0时：F=AB

EN=1时：F

高阻状态ABENF△三态“与非”门的应用三态门接于总线，可实现数据或信号的轮流传送上页下页第4章返回翻页A1B1ENA3B3ENA2B2EN011

TTL门电路由晶体管组成，属双极型门电路，MOS门电路由场效应管组成，属单极型门电路，MOS门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。

第4章上页下页MOS门电路分类

NMOS电路

PMOS电路

CMOS电路4.3.2CMOS

门电路返回翻页CMOS门电路是一种互补对称场效应管集成电路。P沟道N沟道互补对称结构设：A=0则：T2

导通

T1

截止0F=11设：A=1则：T1

导通

T2

截止F=0F=A1.CMOS

反相器第4章上页下页该电路具有反相器的功能。返回翻页102.CMOS“与非”门电路P沟道负载管并联N沟道驱动管串联设：A=1，B=1则：T1T2

导通

T3T4

截止F=00设：A=0，B=1（不全为1）则：T2T3

导通

T1T4截止F=1F=AB负载管和驱动管串联第4章上页11下页返回翻页0113.CMOS“或非”门电路P沟道负载管串联N沟道驱动管并联设：A=0，B=000则：T3T4

导通

T1T2

截止驱动管与负载管串联F=1设：A=0，B=1（输入不全为零时）则：T2T3

导通

T1T4截止F=0F=A+B第4章上页下页返回翻页10注意：上述分析表明，MOS“与非”门的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，对于MOS“或非”门因驱动管并联，不存在这个问题，因此，MOS门电路中“或非”门用的较多。第4章上页返回下页本节结束

4.4.1

组合逻辑电路的分析和设计4.4组合逻辑电路4.4.2加法器4.4.3编码器、译码器及数字显示概述上页下页第4章返回组合逻辑电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。上页下页第4章返回翻页把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组合逻辑电路。概述一.组合逻辑电路的分析步骤：

1.根据已知逻辑电路图写出逻辑式2.对逻辑式进行化简3.根据最简逻辑式列出逻辑状态表4.根据逻辑状态表分析逻辑功能第4章上页下页4.4.1组合逻辑电路的分析和设计返回翻页分析图示逻辑电路的功能AB＆＆＆＆FAAB

AABBABBAB

解：1.逻辑式

F=AABBAB

F=AAB+BAB

=A（A+B）+B（A+B）=AB+BA状态表：ABF00001101110符号：ABF=13.逻辑功能：异或关系第4章上页下页AB返回翻页利用AB=A+B

运算法则！利用A.A=0

运算法则！2.化简：F=AB+AB=AB[例题4.4.1]1+UCCKATYRAB11＆＆＆+5V1001两地控制一灯电路Y=1时：灯亮Y=0时：灯灭逻辑关系：

开关输出灯

ABY

000

灭

011

亮

101

亮

110

灭第4章上页下页返回翻页二.组合逻辑电路的设计步骤：2.根据逻辑功能列出逻辑状态表3.根据状态表写出逻辑式4.对逻辑式进行化简5.根据最简逻辑式画出逻辑电路图第4章上页下页返回翻页1.根据逻辑功能定义输入、输出变量设计一逻辑电路供三人（ABC）表决使用。每人有一电键，如果他赞成，就按电键，表示1;如果不赞成，不按电键，表示0。表决结果用指示灯来表示，如果多数赞成，则指示灯亮

F=1，反之则不亮F=0。解：1.列出逻辑状态表ABCF0000010100111001011101112.写出逻辑式对应F

为1的项有4种输入组合F=ABC+ABC+ABC+ABC第4章上页下页返回翻页00010111[例题4.4.2]3.化简：F4.画出逻辑电路图第4章上页下页返回翻页

=ABC+ABC+ABC+ABCF=AB+BC+AC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）＆＆＆≥1ABCF上例中，如果要求全部用与非门实现，则首先必须将与或表达式转换成与非-与非表达式。转换的方法就是利用反演律。第4章上页下页返回翻页＆＆＆＆ABCF4.4.2

加法器一.半加器：只求本位相加，不计低位进位半加器逻辑状态表(A.B:两个相加位；

S：半加和；C：进位数；）2.逻辑关系式：S=AB+AB=ABC=AB=AB第4章上页下页返回翻页ABSC0000011010101101

加法器是算术运算电路中的基本运算单元，用于二进制的加法运算。“与非”门实现3.逻辑图“异或”门实现半加器符号ABSC∑C0第4章上页下页ABSC=1&ABS＆＆＆1＆C返回翻页S=AB+AB=ABC=AB=AB二.全加器：本位相加，并考虑低位来的进位全加器的逻辑状态表：第4章上页下页返回翻页（An，Bn：两个相加位；Cn

－1：低位来的进位数；Sn：全加和；Cn：进位数；）

An

Bn

Cn-1

Sn

Cn0000000110010100110110010101011100111111第4章上页下页返回翻页AnBnCn-1Sn=AnBnCn-1++AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn=AnBnCn-1+2.逻辑式An

Bn

Cn-1

Sn

Cn0

0

000001

1

0

010

1

0

011

0

1

1

0

0

1

0

1

0

1

0

11

1

0

0

11

1

1

1

1AnBnCn-1AnBnCn-1++AnBnCn-1+AnBnCn-1Sn==AnBnCn-1（+AnBn）+Cn-1（AnBn+AnBn）=SCn-1+SCn-1AnBnAnBn+S=则：S=AnBn+AnBn令：，证明：AnBn+AnBnS=（=An+Bn）（An+Bn）3.化简AnBnAnBn=+=AnAn+AnBnAnBnBnBn+AnBn=AnBn+第4章上页下页返回翻页=SCn-1AnBnCn-1AnBnCn-1AnBnCn-1AnBnCn-1+++Cn==Cn-1（AnBn+AnBn）+AnBn（Cn-1+Cn-1）=Cn-1（AnBn+AnBn）+AnBnCn-1=S+AnBn=SCn-1+SCn-1=SCn-1SnS=AnBn+AnBnCn-1=S+AnBnCn第4章上页下页返回翻页4.全加器逻辑图AnBnCn-1SnCn∑∑≥1C0C01111010设：An=1，Bn=1

Cn-1=1

则：Sn=1

Cn=11AnBnCn-1SnCn∑CIC03.全加器符号第4章上页下页返回翻页Cn-1=S+AnBnCn=SCn-1+SCn-1SnAnBnS=AnBn+SCC=AnBnSCn-1实现两个四位二进制数的加法运算。

A—1101；B—1011

用四个全加器组成串联电路C3A3B3S3S2S1S0A2A1A0B2B1B0∑∑∑∑C0CIC0CIC0CIC0CIC1C2C011011011=0=1=0=1=0=1=1=1特点：串行进位；运算速度慢；电路简单；加法运算电路是微型机CPU中一个关键部件第4章上页下页返回翻页1

1

0

1（A）（B）（S）+1

0

1

1

11

0

0

0[例题4.4.2]4.4.3

编码器、译码器及数字显示编码过程1.确定二进制代码位数：n位二进制有2

个代码n2.列编码表3.由编码表写逻辑式4.画逻辑图第4章上页下页1.编码器：

编码就是用二进制代码来表示一个给定的十进制数或字符。完成这一功能的逻辑电路称为编码器。返回翻页二——十进制编码器将09用相应二进制代码表示，称二——十进制代码即BCD码～8421BCD码编码表：输出输入十进制数Y3

Y2

Y1

Y00（I0）

0

0

0

01（I1）0

0

0

12（I2）0

0

1

03（I3）0

0

1

14（I4）0

1

0

05（I5）0

1

0

16（I6）0

1

1

07（I7）0

1

1

18（I8）1

0

0

09（I9）1

0

0

1Y3=I8+I9=I8

I9Y2=I4+I5+I6+I7=I4

I5I6

I7Y1=I2+I3+I6+I7=I2

I3I6I7Y0=I1+I3+I5+I7+I9=I1

I3I5I7I9第4章上页下页

二进制代码位数：四位

编码表：逻辑式：返回翻页S9S0S1S3S5S7S8S2S4S61357092468I0I1I2I4I5I6I7I8I9+5V1kΩ×10Y3Y2Y1Y00100I3＆＆＆＆设：输入为4则：Y3

Y2Y1Y0

为0100第4章上页0

逻辑图返回翻页设：输入为9则：Y3

Y2Y1Y0

为1001001001下页2.译码器

译码器也称解码器。它是编码的逆过程。第4章上页返回翻页二进制译码器：将二进制码翻译成相应信息的电路译码过程（3/8译码器）3线——8线译码器2线——4线译码器（2/4译码器）4线——16线译码器（4/16译码器）1.列出译码器的状态表2.由状态表写出逻辑式3.画出逻辑图下页输入输出ABCY0Y1Y2Y3Y4Y5Y6Y7

0000

1111111

00110111111

01011011111

011111

0111110011110111

10111111

011

11011111101

11111111110第4章上页下页返回翻页译码器逻辑式：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC3/8译码器状态表B

＆＆

＆

＆

＆

＆

＆

＆

1

1

1

A

A

B

C

C

注：输出低电平有效第4章上页下页返回翻页3/8译码器逻辑图ABC11111011Y0Y1Y2Y3Y5Y6Y7101100110Y4第4章上页下页返回翻页集成块的认识——引脚图的读法16141210135715111392468引脚号的表示缺口（或半半圆型）朝左，缺口下面为1脚，然后逆时针标号。第4章上页下页返回翻页2线-4线译码器CT74LS139的引脚图16141210135715111392468CT74LS1391ST1A01A11Y01Y11Y21Y3GND+UCC2ST2A02A12Y02Y12Y22Y3第4章上页下页返回翻页集成块的认识——逻辑状态表的阅读和功能理解2线-4线译码器CT74LS139的逻辑状态表输入输出使能ST选择输入

A1A2

Y0Y1Y2Y3功能10XX1111000111011011101101111110禁止译码进行译码（输出低电平有效）半导体数码管两种接法fbecdaghfgabedch由八个发光二极管封装而成工作电压：1.55V工作电流：几毫安几十毫安～～abc

d

efgh共阴极接法+abcdefgh共阳极接法第4章上页下页返回翻页3.数字显示七段显示译码器逻辑状态表CT74LS247译码器+UCCfgabcedA1A2LTBIRBIA3GND16141210135715111392468A0试灯输入端灭灯输入端灭0输入端LTRBIBI的作用第4章上页下页返回翻页输入输出显示A3A2A1A0abcdefg

0

0

0

0

0

0

0

0

0

0

10

0

0

0

1

1

00

1

1

1

1

10

0

1

1

1

0

0

0

1

1

030

0

1

0

0

0

1

0

0

1

020

1

0

0

1

0

0

1

1

0

040

1

0

1

0

1

0

0

1

0

050

1

1

0

0

1

0

0

0

0

060

1

1

1

0

0

0

1

1

1

171

0

0

0

0

0

0

0

0

0

081

0

0

1

0

0

0

0

1

0

09LTRBIBI作用显示0×1

试灯

8××0灭灯全灭1

0

1

灭0灭01

1

1

显0

0CT74LS247A3A2A1A0+5VLTBIabdefgcRBIc七段译码器与数码管的连接图来自计数器限流电阻试灯全灭RBILT显示000000000001灭0显示11111第4章上页下页abcdefg返回本节结束14.5.1基本RS触发器概述4.5.2同步RS触发器和D锁存器4.5.3正边沿触发的D触发器4.5.4负边沿触发的JK触发器第4章上页下页4.5集成触发器返回第4章上页下页集成触发器是组成时序逻辑电路的基本部件。返回翻页

它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。概述时序逻辑电路的特点：

触发器分为:

RS触发器、D触发器、

JK触发器和T(T’)触发器。第4章上页下页

1）具有0和1两个稳定状态。在触发信号作用下,可以从一种稳定状态转换到另一种稳定状态。

返回翻页2）具有记忆功能。

触发器的状态不仅和当时的输入有关,而且和以前的输出状态有关,这是触发器和门电路的最大区别。触发器的特点：第4章上页下页返回翻页触发器的表示方法

由于触发器的状态不仅和当时的输入有关,而且和以前的输出状态有关。因此在表示触发器的状态时，经常用：

Qn表示触发器目前的状态，称为现态；

Qn+1表示触发器下一个状态，称为次态。

Qn=1，Qn=0，称为1态；

Qn=0，Qn=1，称为0态。QQ、两个输出分别记为

;4.5.1

基本RS触发器

特点：电路组成QQSR两个输入分别记为。SR、S、R均是低电平有效。1）两个输出端Q、Q的状态相反；2）具有两个稳定状态：一个称之0态（Q=0，Q=1）一个称之1态（Q=1，

Q=0）3）若外加适当的信号，能实现两种稳态的相互转换。两个与非门组成，输出输入交叉连接。上页下页第4章返回翻页10＆＆G1G2＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（1）当

SD=1

RD=0

时如果

Qn

=1

Qn=0

时则

Qn+1

=0

Qn+1=1Q

从1态翻转至

0

态如果

Qn

=0

Qn=1

时则

Qn+1

=0

Qn+1=1

时Q

维持0态不变01100011第4章上页下页11RD：置0端，复位端返回翻页

工作原理基本RS触发器1101100＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（2）当

SD=0RD=1时如果

Qn

=1Qn

=0时则

Qn+1

=1

Qn+1=0Q

从0态翻转至

1态如果

Qn

=0

Qn

=1

时则

Qn+1

=1Qn+1=0Q

维持态“1”不变10101001第4章上页下页1111SD：置1端，或置位端返回翻页000110＆G2＆G1＆G1＆G2＆G2QQQQSDRDRDSD（3）当

SD=1

RD=1

时如果

Qn

=1

Qn

=0

时则

Qn+1

=0

Qn+1=1如果

Qn

=0

Qn

=1

时则

Qn+1=1

Qn+1=0Q

维持1态不变Q

维持0态不变当SDRD保持高电平不变时，输出端保持原态不变。11111100110000110011上页下页第4章返回翻页SDRDQQ＆G1＆G21100则

Q

=1

Q=1此种情况1.Q与Q

不符合逻辑相反要求;2.负脉冲除去时，Q态不确定.禁止禁止禁止第4章上页下页返回翻页当

SD=0

RD=0

时（4）SDRDQQ＆G1＆G2基本RS触发器逻辑状态转换表SDRDQn+10

1

1

置位1

0

0

复位1

1

Qn

记忆0

0

不定

禁止符号SDRDQQSD——置位端RD——复位端第4章上页下页返回翻页

在数字系统中往往要求触发器的动作时刻和其他部件相一致，这就必须有一个同步信号，以协调触发器和触发器、触发器和其他数字逻辑部件的动作。同步信号是一种脉冲信号，通常称为时钟脉冲。具有时钟脉冲的触发器称为同步触发器。概述上页下页

4.5.2

同步RS触发器和D锁存器第4章返回翻页＆G3SCPR＆G4＆G1＆G2RDSDQQ同步RS触发器（结构）上页下页

R与

S是数据输入端，CP为时钟脉冲输入端。4.5.2

同步RS触发器和D锁存器第4章返回翻页

直接置1端

直接置0端

Sd、Rd为直接置位、复位输入端，从图中可以看出，它们不受CP和S、R的影响，称为异步输入端，可以使触发器直接置位或复位。

Sd、Rd常用来设置触发器的初始状态，一般应在时钟脉冲到来之前设定。不作用时，

Sd、Rd都应设置成高电平。＆G3SCPR＆G4＆G1＆G2RDSDQQ

当CP=0时，G3、G4门被封锁，无论S、R端加什么信号，它们输出全是1，触发器保持原来状态不变。同步RS触发器的原理上页下页

在CP=1时,R、S的变化才能引起触发器的翻转,所以同步ＲＳ触发器为正脉冲触发，也可叫高电平触发。第4章返回翻页11

C

S

R

Qn+1

0××Qn＆G3SCPR＆G4＆G1＆G2RDSDQQ011110同步RS触发器的原理逻辑状态转换表

1

1

0

1

0

1

1

0

0

1

1

110Qn禁止不定上页下页

第4章返回翻页1111010011010101110011

直接置1端

直接置0端注意：时钟CP外引线靠近框处的小圆圈：同步RS触发器的图形符号上页下页第4章返回翻页

SdRdSCPRQQC（a）SdRdSCPRQQC（b）（１）若加小圆圈，则表示ＣＰ低电平有效（图b）；（２）若无小圆圈，则表示ＣＰ高电平有效（图a）。CSR工作波形图000010000000101100110110100010111110不定Q上页下页第4章返回翻页C=1时：逻辑状态转换表S

R

Qn+11

0

10

1

00

0

Qn1

1

不定SdRdSCRQQC2.同步D锁存器触发方式:正脉冲（高电平）触发特点：只有一个输入端，仅用于锁存数据。逻辑状态转换表

CP

D

Qn+1

01

11

0上页下页第4章返回翻页Qn+1=D逻辑函数式（通常叫特性方程）CPQQSD＆G1＆G2＆G4＆G3RSD11０

Qn1１１０１１０0１０１０１０同步D锁存器的图形符号上页下页第4章返回翻页SDRDQQCPDSC11DR由于上述D锁存器的状态只有在CP=1期间才可能改变，所以这种触发方式是高电平触发方式。（反之，则叫低电平触发方式）。电平触发方式的特点：结构简单，动作比较快；但存在的缺点是CP=1期间，输入状态的变化会引起输出状态的变化。因此电平触发的触发器不能用于计数，只能用于锁存数据。4.5.3正边沿触发的D触发器所谓边沿触发是指触发器的次态仅由时钟脉冲的上升沿或下降沿来到时的输入信号决定，在此以前或以后输入信号的变化不会影响触发器的状态。正边沿触发：时钟脉冲的上升沿来到时有效。负边沿触发：时钟脉冲的下降沿来到时有效。边沿触发器的特点：边沿触发器的分类：上页下页第4章返回翻页来一个时钟脉冲，触发器翻转一次且只能翻转一次。D

QnQn+1置1置0

Qn+1=D特性方程触发方式：边沿触发型，且上升沿有效。Qn+1跟随D

0

1

0

1

0

10

0

01

1

1

10Ｄ触发器逻辑状态转换表正边沿触发的D触发器上页下页第4章返回翻页SDRDQQCP

DSC11DR符号注意：与电平触发的D锁存器符号上的区别（多了符号“∧”）

。

已知正边沿触发D触发器CP和D端的波形，试画出输出端Q的波形。

CPDQn+1=D上页下页第4章返回翻页[例题4.5.1]注意：与D锁存器波形上的区别（Q，）。Q0Q，04.5.4负边沿触发的JK触发器上页下页第4章返回翻页符号JCKRDSDQQ

下图是负边沿JK触发器的图形符号，其中：（1）J、K可以有多个输入端，它们之间是与逻辑关系。即J=J1J2…；K=K1K2…（2）Sd是直接置位端，Rd是直接复位端；（3）CP是时钟脉冲输入端。CP端靠近方框处有一个小圆圈，加上方框内的符号“∧”，表示CP信号C从高电平到低电平时有效，即属负边沿（下降沿）触发。JK

QnQn+11

0

0

11

0

1

110

1

0

00

1

1

001

1

0

11

1

1

0Qn0

0

0

00

0

1

1Qn保持功能置1

功能置0

功能翻转功能

Qn+1跟随J变化JK触发器逻辑状态表上页下页第4章返回翻页功能JK触发器逻辑状态简化表第4章上页下页J

K

Qn+1

功能0

0

Qn

保持1

0

1

置11

1

Qn

计数（翻转)0

1

0

置0随J变化

返回翻页JK触发器的特性方程第4章上页下页J

K

Qn+1

功能0

0

Qn

保持1

0

1

置11

1

Qn

计数(翻转)0

1

0

置0随J变化

返回翻页根据JK触发器的逻辑状态表，可以写出其特性方程为：QJKQn+1

功能0

0

Qn

记忆1

0

1

置11

1

Qn

计数(翻转)0

1

0

置0随J变化

J

K

Qn+1

功能JK触发器逻辑状态简化表：波形图

：CPKJ上页下页第4章返回翻页1RD

例题4.5.1分析图示电路的功能

D=J+Qn

+K

Qn上页下页第4章返回翻页KJC