实现低功耗FPGA电子系统优化技巧与方法_第1页
实现低功耗FPGA电子系统优化技巧与方法_第2页
实现低功耗FPGA电子系统优化技巧与方法_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实现低功耗FPGA电子系统优化技巧与方法本文首先与实测系统功耗进行对比,验证了Xilinx公司ISE软件包中FPGA功耗估算工具XPower的准确性。然后对FPGA设计中影响系统功耗的几个相互关联的参数进行取样,通过软件估算不同样点下的系统功耗,找到功耗最低的取样点,得到最佳设计参数,从而达到优化系统设计的目的。实验中通过这种方法,在一个FPGA读写SRAM的系统中,在单位时间读写操作数固定的条件下,选取了读写频率与读写时间占空比这两个参数来优化系统功耗。最终测试数据证明了该方法的正确性。FPGA在各种电路设计中广泛应用,如何对FPGA系统进行低功耗优化成为一个重要的现实问题。从最早的FPGA功耗模型的建立[1],到较完善的FPGA功耗估算模型[2],再到现在功耗估算工具的出现[3],FPGA设计时对功耗的预估已经越来越准确,节约功耗的方法也越来越多样。本文基于FPGA功耗的预估,提出将影响功耗的因素做为功耗函数的参数,根据参数取样并预估样点功耗找到功耗函数的最小值,从而得到最佳参数以优化系统设计并节约系统功耗的方法。设计了一个FPGA读写常用存储器SRAM的系统,选取了读写频率与读写时间占空比这两个参数来优化系统功耗,通过对比预估值与实测值证明了该方法的正确性。1FPGA功耗估算工具1.1XPower介绍Xilinx公司的ISEDesignSuite工具套件中提供了功耗仿真器XPowerAnalyzer,它可以对可编程逻辑器件的功耗进行分析[3]。功耗来源分静态功耗和动态功耗两部分[1]。静态功耗主要由晶体管的泄漏电流和FPGA偏置电流引起,它与工艺技术、晶体管特性、晶体管个数、采用的绝缘介质等因素有关,这些是由FPGA本身决定的,与电路活动无关。晶体管的泄漏电流主要由三部分组成:亚阈值漏电流、栅极漏电流和源漏极反偏漏电流,已经有文献对它们的值进行精确建模[4]。动态功耗是器件核心或I/O在开关状态切换中消耗的能量[1]。其中DynamicPower为动态功耗;C为电容量;V为工作电压;D为每个节点每秒翻转次数,f为系统时钟频率。XPower给每个开关元件建立一个电容模型,根据输入文件中的信息和特定器件的电容、静态功耗等来估算FPGA的功耗。在输入文件中,设计文件NCD(nativecircuitdescription)提供FPGA布局布线信息;物理约束文件PCF(physicalconstraintfile)提供了设计的时钟频率、工作电压等信息;用户设置文件XML用于保存XPower的设置,在下次打开同一设计时不必重复这些设置;仿真输出文件VCD(ValueChangeDump)提供了线网翻转率情况,它记录了仿真时的信号变化情况,可以使功耗估算更接近实际情况[3]。NCD文件、PCF文件和XML文件都根据FPGA逻辑设计代码由ISE工具综合实现后生成,VCD文件由ModelSim进行时序仿真时生成。XPower的主要输出文件为PWR文件,即功耗报告文件,它分为静态功耗和动态功耗两部分。从不同的逻辑设计的功耗报告文件可以看出,对同一款芯片,静态功耗值比较固定,FPGA的逻辑和工作频率对它影响较小;动态功耗与FPGA逻辑使用的资源,如I/O、DCM、DSP模块等相关,同时也与工作频率以及寄存器和线网翻转率相关。对静态功耗与动态功耗都有影响的因素是电压和环境温度。所有可以影响到动态功耗的参数设置得越接近实际情况,XPower估算结果就越精确。所以XPower的参数设置很重要,特别是决定线网翻转率的VCD文件,它记录的仿真情况需要真实准确。

FPGA设计流程如图1所示,可以看出其中XPower估算功耗环节的重要性,在功耗要求严格时,为了节约功耗常常需要修改设计文件。1.2XPower可靠性验证为了测出FPGA工作时的实际功耗,设计了一个简单系统,直接用可调直流稳压电源对FPGA各电平供电。由于系统功耗较小,需要考虑供电电源线上的分压损耗,应在尽量靠近FPGA电源管脚处使用万用表测量电压,并尽可能将该电压调节到与设计中选用的供电标准一致(VCCO为3.3V,VCCINT为1.2V,VCCAUX为2.5V)。

将配置文件下载到FPGA运行后,通过测量FPGA运行时的电流和电源电压得到FPGA实际功耗。在XPower中选择该配置文件相应的输入文件,并使生成VCD时序仿真文件的激励与实际外界激励一致,且设置XPower中温度、频率也与实测情况一致,可得FPGA在同样的工作条件下的仿真功耗。

该实验选用的FPGA为XilinxSpartan3exc3s100eH,环境温度为25℃,驱动时钟频率为18.432MHz。通过改变FPGA逻辑的驱动时钟数目、逻辑使用量、I/O数、信号数

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论