![基于Zynq的图像视频处理、显示平台_第1页](http://file4.renrendoc.com/view/af76e01a5e8b4b80236541c061214435/af76e01a5e8b4b80236541c0612144351.gif)
![基于Zynq的图像视频处理、显示平台_第2页](http://file4.renrendoc.com/view/af76e01a5e8b4b80236541c061214435/af76e01a5e8b4b80236541c0612144352.gif)
![基于Zynq的图像视频处理、显示平台_第3页](http://file4.renrendoc.com/view/af76e01a5e8b4b80236541c061214435/af76e01a5e8b4b80236541c0612144353.gif)
![基于Zynq的图像视频处理、显示平台_第4页](http://file4.renrendoc.com/view/af76e01a5e8b4b80236541c061214435/af76e01a5e8b4b80236541c0612144354.gif)
![基于Zynq的图像视频处理、显示平台_第5页](http://file4.renrendoc.com/view/af76e01a5e8b4b80236541c061214435/af76e01a5e8b4b80236541c0612144355.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
基于Zynq的图像视频处理、显示平台1、概述首先,我们来看一下XilinxApplicationNote中经常出现的一副结构图,图1所示,当然不可能所有图都一样,在结构上大同小异吧。这是一个比较典型的图像、视频处理平台的结构图。1.1、捕获视频通过HDMI接口进来,然后经VideoInput模块做格式变换,送入VDMA,该VDMA的作用是把数据送入在DDR3中所开辟的帧存中去。另一种是通过摄像头等设备获取视频源,经PS/PL将数据送入DDR3。就我目前的水平而言,个人感觉从PL部分将视频流送入DDR3最简单的方法是通过VDMA的axi4-stream接口,换句话说,将视频流转换为axi4-stream会降低处理难度,这种转换和VideoInput模块的工作是类似的。1.2、处理该部分包含两个VDMA和一个视频处理模块,一个VDMA负责从帧存中取数据,然后交给处理模块,处理完毕的结果经另一个VDMA送回帧存1.3、显示主要是显示控制模块,负责将数据按照标准时序输出送至显示器。图1视频处理、显示平台架构从图1可以看出,整个架构的核心是VDMA这个IP,所以搭建平台的关键是掌握VDMA的使用。2、VDMA的使用2.1、基本情况我们来看一下VDMA的结构框图,了解一下VDMA的基本情况。
图2VDMA框图如图2所示,VDMA的主要接口有3个,分别为AXI4MemoryMap、AXI4-Lite、AXI4-Stream。AXI4-Lite:这个接口详细是最常用的接口了,用于读写VDMA内部寄存器,从而实现对VDMA的控制和状态获取。AXI4-Stream:写通道(s2mm):VDMA获取来自axis接口的数据并将之写入帧存读通道(mm2s):VDMA从帧存读取数据,然后送至axis接口输出AXI4MemoryMap:这个接口手册没有讲具体作用,其实这个接口是用于操作DDR的,通过互联模块连接至Zynq的HP接口。2.2、使用方法:这部分有点像废话,和其他IP一样用就是了。i、新建工程ii、新建blockdesigniii、打开IPCatalog,输入关键字检索到VDMA,或者按类别找到IP核iv、双击VDMAIP,添加IP至blockdesignv、如有需要,再对IP进行参数配置。2.3、VDMA的配置关于VDMA的详细参数配置,请参考pg020,ProductGuide,这里把我认为比较重要的地方说一下。i、GenLockmodegenlock模式有4中选择,分别为:Master、Slave、DynamicMaster、DynamicSlave。选择不同的模式对模块的端口连接有不同的要求,所以这里要注意,改变模式,端口连接也要修改,如图3、图4所示。
图3
图4ii、LineBufferDepthLineBuffer设置不合理的话,会影响显示效果,甚至会造成无显示。iii、关于时钟刚开始上手时,建议把AXI4-Lite、AXI4、AXI-Stream这三个接口的时钟统一为像素时钟。上手之后,可以尝试三个接口使用不同的时钟。要注意AXI4接口时钟一定要大于等于AXI-Stream接口的时钟,否则会造成数据丢失。2.4、VDMA初始化流程1.WritecontrolinformationtothechannelVDMACRregister(Offset0x00forMM2Sand0x30forS2MM)tosetinterruptenablesifdesired,andsetVDMACR.RS=1tostarttheAXIVDMAchannelrunning.2.WritevalidvideoframebufferstartaddresstothechannelSTART_ADDRESSregister1toNwhereNequalsFrameBuffers(Offset0x5Cupto0x98forMM2Sand0xACupto0xE8forS2MM).SettheREG_INDEXregisterifrequired.3.WriteavalidFrameDelay(validonlyforGenlockSlave)andStridetothechannelFRMDLY_STRIDEregister(Offset0x58forMM2Sand0xA8forS2MM).4.WriteavalidHorizontalSizetothechannelHSIZEregister(Offset0x54forMM2Sand0xA4forS2MM).5.WriteavalidVerticalSizetothechannelVSIZEregister(Offset0x50forMM2Sand0xA0forS2MM).Thisstartsthechanneltransferringvideodata.上述寄存器的作用在图5中可以找到,某个寄存器每个bit的功能,请参考pg020,VDMA的ProductGuide,第2章ProductSpecification的RegisterSpace小节。
图5VDMA寄存器偏移地址及作用3、设计举例3.1、逻辑设计有了上文所做的铺垫,相信搭建出一个显示平台就不是非常难了,下面,我给出一个具体的框图,如图6所示。(本来想用顶层的blockdesign截图,发现IP布局、连线比较乱,看不清楚)。另外,大家还可以参考xapp792,大同小异,我之前的博客也提过如何搭建HDMI的显示平台,不过最近还是有网友提问如何搭建平台。其实,官网给出的资料往往是很具参考价值的,大家可以多多留意。图6逻辑设计举例这是一个图形绘制和显示平台,不是视频处理平台,视频处理平台稍有不同,一般而言,视频处理用到genlock和我这里不一样。图中所有信号和连接情况都和实际设计一样,能够体现出设计思路。vdma、axis2vout、vtc这三个IP,Vivado都是提供的,当然也可以自
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025至2031年中国华带篷蹦床行业投资前景及策略咨询研究报告
- 《质量标准的制定》课件
- 《嘎达梅林》课件
- 【语文】《烛之武退秦师》教学设计+2024-2025学年统编版高一语文必修下册
- 《静力平衡》课件
- 胶质瘤幻灯片
- 2024年健康教育培训课件
- 公共关系练习题复习测试卷附答案
- 环境监测初级练习试卷附答案
- 新能源二手车练习试题及答案
- 会议礼仪颁奖培训课件
- 保卫管理员培训课件
- 违停抓拍方案
- 2024年部编版一年级下册语文期末专项复习-非连续性文本阅读
- 药品经营质量管理制度样本
- 售前工程师工作总结
- 2023-2024学年部编版必修下册 1-1 《子路、曾皙、冉有、公西华侍坐》教案2
- 《智能物联网导论》AIoT导论-第3章课件
- 《农业产业发展规划》课件
- 幼儿园园长的法律意识与法律风险防控
- 破伤风的预防和紧急处理
评论
0/150
提交评论