计算机组成原理补充习题

C4C3C2C1C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。 解：（1）串行进位方式：C1=G1P1 G1A1B1，P1C2=G2+P2 G2=A2B2，P2=C3=G3+P3 G3=A3B3 P3=C4=G4+P4 G4=A4B4 P4=(2)C1=G1+P1C2=G2+P2G1+P2P1C3=G3+P3G2+P3P2G1+P3P2P1C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1G1—G4，P1—P41674181/C4Cn+4GPCnGPC0,C00其中，G=y3+y2x3+y1x2x3+y0x1x2x3Px0x1x2x3所以，C5y4C6=y5+x5C5=y5+x5y4+位传至C6需经一个反向器、两极“与或非”门，故产生C6的最长延迟时间为：T+2×1.5T=t0=3×1.5T+2T+2×1.5T+1.5T+3T= S0，S1，CinFA，B，Cin法器输入与输出的逻辑关系可写为：Fi=Ai+（S0Bi+SiBi）+Cini=1，2，3，4由此，S0，Si，Cin的各种组合条件下，输入A,B，Cin与输出F的算术关系列于下表：输 000001A010A011AB（AB100A101AB110A111A1111设机器字长32位，定点表示，尾数31位，数符1位，问： -最大正数值=1–2-312-x0.01111，y求[x]补，[-x]补 ，[y]补 ，[-y]补，x+y=？，x–y=？解：[x]原=1.01111 [x]补=1.10001 所以：[-x]补=0.01111[y]原= [y]补= 所以：[-y]补=x]x+y]+yxy]xy]所以：x+y= 0.1010100X浮000100.11011011Y浮00100ΔEEx–EyEx]补Ey]补0001011100X浮000100.110110110.01101101.00101001．1001010尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10）00011。0001010+10001011x+y=2011×(- （Ex=Ey102（+102（-1002SX右移四位后SX=0.00001001，经过舍入后SX=0001，经过对阶、舍入后，X=2（10）2×0．+ n5．设[x]补=x0.x1x2…xnxx0

ix0时，x00n[x]补0.x1x2…xn

xi2-ix0时，x01[x]补=1.x1x2…xn 1.x1x2…xn-2=-1+n -1

xi2-n综合上述两种情况，可得出：xx0

x2-i（补码与真值的关系i 设有两个浮点数N=2j1×S,N=2j2×S位，数符一位。设：j1=(-10)2

j2=(+10)2,S2=( N×N=（2j1×S）×（2j2×S）= j1+j2=0 被乘数S1=0.1001，S20.10110⊕0=0。按无符号阵乘法器运算得：N×N=2 N×N=（+0.01100011） y]补=+[-y]解：因 [x]补+[y]补=[x+y]令x=-y[-y]补y]补=[-y+y]补[0]补所 [-y]补=-[y][x]补=2x0+x，其中

1>[x]补=x≥01>x0.x1x2…xn≥0，x0=2>[x]补=2+x>1（mod2）即2>x0.x1x2…xn>1，xn=1 正数：符号位x0=0负数：符号位x0=1{若1x≥0x00x]补2x0x若1x0，x01x]补2x0x2所以有x补=2x0x，x0

已知：x=0.1011，y0.0101[1x]，[1x]，x]，1y]，1y]， y补解：[x]补 ，[y]补= [1x = [1x = 2 [x补=0.001011

x补 [-x]补= ，[-x]补10．.S，E，M32x，其值表示为：x=（-1）S×（1.M）×2E–解：（1）0x=[1+（10

x=1．0×2-1x=-1．0×2-1x=-[1+（1–2-32）]解：设最高位为符号位，输入数据为[x]补= [y]原=算前求补器输出后：x= y=111×110111000 111 x0⊕y0=0⊕1=+1111100001 x×y=-1×28+1×25+1×24+1×23+1×22+1×20=-十进制数乘法验证：x×y（+15）×（-13）于是得到S=0，E=4+127= 01000001010100100110000000000000043264m4，分别用顺序方式和交叉方式进行组解：q644=256t2=mT=4×200ns=8×10–7t1=T+(m–1)τ=200+3×50=3.5×10–7W1qt232×107（位S）W2qt173×107（位32位，常规设计的存储空间≤32M256M，请提出一种可能解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，同等的方式与CPU传递信息，其组成结构如图B3.3：内连续访问8个存贮体，各体的读写过程将重叠进行。B组跨接端之间分别进行接线。74LS1392：4G接地表示译码器处AB组跨接端内部的正确连接，以便使地址译码电路按图的要解：根据图中已知，ROM1的空间地址为0000H——3FFFHROM2的地址空 2：4A15A12y000ROM1还是RAM2（A13=1），此处采用部分译码。1——6，2——5，3——7，8——12，11——14，9———8184K×4RAMRAM32KB4K×4RAM4K×8RAM芯片。B6.1SRAMRWRW解：写入存贮器时时序信号必须同步。通常，当RW线加负脉冲时，地址线和数据线的RW0RWRW线处于低状态时，地址发生了变化，那么同样的数据将存贮到新的地址（②或③B/ROMRAMROM与RAM的定义和划分已失去意义，因而是一种新型的存储器技术。廉价的高密度可直接执行固态性能0.5μs，CPU1μs内至少要访存一次。试问采用哪种刷成整个存贮器，其组成逻辑框图如图B9.3，其中使用一片2：4译码器。周期与单个存贮器片的读/写周期相差不多，应采用异步刷新比较合理。步方式刷新，则刷新间隔为2m/128=15.6μs，可取刷新信号周期15μs。B ，MREQ（A12——A0（A0为低位2：4 MREQ2：4译码器使能控制端，该信号低电平（有效）时，译码PURWSRAMWERW1时存储器执行读操R/W=0时，存储器执行写操作。如图B18.35 18 16 一个操作数在原寄存器（16个，另一个操作数在存储器中（由变址寄存器内容+偏移量决定RS型指令。 12 10 5 ——1510 4 位移量（16位一个操作数在源寄存器（16个，另一个操作数在存储器中（由基值寄存器和位移量决定RS型指令。解：64条指令需占用操作码字段（OP）61064K字的地址空间，设寻址模式（X）2位，形式地址（D）8 10 XDX=00直接寻址 有效地址E=D（256单元）X=01间接寻址 有效地址E=(D（64K）X=10变址寻址 E=(R)＋D（64K）X=11相对寻 有效地址E=（PC）＋D，PC16128K1632128条指16128KB264KBMAR18算术逻辑和I/O类指令，双字长用于访问主存的指令。 3 XDX=E=X=D=X=EPC PC16X=ERbD，Rb=16X=E=X=ERXD，RX10SUB（减法立即数imm13=-1,XOR（异或立即数imm13=-1,序 立直基+I为变址寄存器，S相3)EE=E=(B)+E=(I)×S+E=(B)+(I)+E=(B)+(I)×S+PC)6 4 4 1 2 IXIX000110解：(1).直接寻址，操作数在有效地址E=D的存储单元中E=(RbD４ ＭＩＸA地址寻址，２为相对寻址，３为立即寻址；Ｘ为变址寻址。设ＰＣ，Ｒx，Ｒb分别为指（ E＝ E=（R相对寻 E=立即寻 D 变址寻 E=（R=位162位基值寄存器，1616CPU完成哪一种操作所花的时间最短？哪一种操作所花1（F0F1）H 23 4解：（1）RR型；第二种指令是双字长二地址指令，RSRS型，R由目标寄存器决定，S由20位地址（直接寻址）决定。RR型指令，不需要访问存储器。1234令字段是（4849）35志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。1001011101110xxW1001011101110xxF3—打入SA的控制信号。F4—打入SB的控制信号。F7－锁存器SB清零RESET信号。B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮IM16384字（18位DM65536字（字长16位。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。

10 （Ri） （Ri）B3.4：相应的微操作控制信号列在限8位，请安排微指令的控制字段格式。a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成cbfia ggj××××××××4 2 2B5.2所示，R1，R2，R3是三个寄存器，A和B是两个三选一的多路开关AS0,AS1BS0，BS1BS0BS111R3，BS0BS1/S1S2=00时，ALU输出=AS1S201时，ALUABS1S210时，ALUABS1S2=11时，ALU输出=A⊕B2 2 2 3 1 3S1LDR1，LDR2P当P0时，直接用μAR1——μAR3形成下一个微地址。当P=1时，对μAR3进行修改后形成下一个微地址。某计算机的数据通路如下图所示，其中M—主存，MBR—主存数据寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序计数器（具有自增能力，C、D--暂存器，ALU—算术逻辑单元（此处做加法器看待，移位器—左移、右ADD（R1（R2）+间接寻址（先取地址后加1。（R1（R2）取出操作数以后要加1进行修改。指令周期流程图如下：图B19。B7.1ALU由通用函数发生器组成，M1—M3为多路开2433532目的操作数源操作数 IR5，IR6bc决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求：字段共10位，其格式如下,AI表示微地址寄存器： P2A1,A2 A8=P1·IR6·TIA7=P1·IR5·TIA6=P2·C0·TITIP1IR61TI脉冲到来时微地址寄存器状态保持不变，A7，A6的修改也类似。/器PC。MDRIR(3MDRALUAC存贮器写：AC→DR→M请问：（1） R1,R2,R3; R4,R1,R5 1234567而发生两条指令间数据相关.如果硬件上不采取措施,第2SUB2将寄存器R1的内容传送至（R2）位地址的贮存单元中。标出各微操作信号序列。

PCO，GRW R2O，G GDRiR/W=0(写)MOV，ADD，COM，ADTB14.1P（1）的条件是指令寄存器OPIR0，IR1，P（2）CJ，请设计画出微程序控制器地B14.1看出，P（1）OP转移逻辑。如图B14.3所示。7cacheH=0.98，cache200ns，求cache50ns,250ns,cache/主存系统的效率和平均访问时间解：命中率H=Ne/（NC+Nm）=3800/ +200)=访问效率：E=Tc/Ta×100%=50/62.5×100%=80%容量为8个存贮单元。问：用虚拟地址为115作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。（2）960000128主存储器周期是多少？cache命中率是多少？解：因为：ta=tc/e 所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因为：e1[r1–rH]H2.42.558（1）16.511（2）2πR=2×3.14×11=69.08（cm）400位/cm×69.08cm276323454B每面信息量=3454B×220=759880B759880B×107598800DrrNN，N=3454Br为磁盘转速，r=24006040转/秒∴Dr=rN=40×3454B=13816个记录块记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用 N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该秒，由此可得：Tb=Ts＋1/2r＋n/rN秒有一个磁盘组，共有8个盘片组成，每个盘片有两个记录面，盘组的最上和最下两个记磁盘的道密度为40道/CM，磁盘转速为9600转/分。要求：每个存储面的磁道数=40道/cm×5.5cm=220道内道存储容量=400位/cm×πD1=400×3.14×22=27632位=3454字节 即160道是调频制（FM（MFM；是调相制（PE是调频制（FM（NRZ；（NRZ1/（1）12288275×122884×275×1228813516800115mm：D1=122882πR1=17mmR2=R1+（275÷5）=115+55=D2122882πR211.5(3Cr·r30006050N12288（信道信息容量Cr·N5012288614400（4）1/2r12×50)10 B30ms,120ms，数据传输速率4ms,,并且更新时间同输入输出操作不相重叠。试问：解：（1）=1000×3000B=3000000B3000000B500Bms=2（30+120+6000）ms+4ms=3000000B÷1000B/ms=2×（30+60+3000）ms+4ms=每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。解：2400/40/平均等待时间为：1400.512.5（ms）磁盘存取时间为：60ms12.5ms72.5msDrrNN96Kbitr40/Dr=rN=40×96K=3840K解：每道存储容量为：15×512B磁盘转速为：360/6/访存时间为：16×1000ms×1/283.3写入一道数据需用（最多）40+83.3=123.3ms写入数据所用道数：3804076805（道）平均所需时间：108.3ms×5=541.5ms123.3ms×59带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。1024×768，3B，