时序逻辑电路1时序逻辑电路基本概念时序逻辑电路_第1页
时序逻辑电路1时序逻辑电路基本概念时序逻辑电路_第2页
时序逻辑电路1时序逻辑电路基本概念时序逻辑电路_第3页
时序逻辑电路1时序逻辑电路基本概念时序逻辑电路_第4页
时序逻辑电路1时序逻辑电路基本概念时序逻辑电路_第5页
已阅读5页，还剩23页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

储电路。时序电路的基本结构如图所示，它由组合电路和储存电路两部分()时序逻辑电路平时包含组合电路和储存电路两个构成部分，而储存电路()时序逻辑电路中存在反响，储存电路的输出状态一定反响到组合电路的()准时钟输入方式时序电路依据时钟输入方式分为同步时序电路和异步时序电路两大类。同步时序电路中，各触发器受同一时钟控制，其状态变换与所加的时钟脉冲信号都是同步()按输出信号的特色依据输出信号的特色可将时序电路分为米里型和摩尔型两关。而摩尔型电路的外面输出仅与触发器的状态有关，而与外面输入无()按逻辑功能时序逻辑电路按逻辑功能可划分为存放器、锁存器、移位存放器、计数器和节拍状态方程）、状态表、状态图、时序图等方法。这些方法可以互相()第一确立是同步还是异步。若是异步，须写出各触发器的时钟方程。()写驱动方程。()写状态方程（或次态方程）。()写输出方程。若电路由外面输出，要写出这些输出的逻辑表达式，即输()列状态表()画状态图和时序图。()检查电路能否自启动并说明其逻辑功能。()在存入新数码时能将存放器中的原始数码自动除掉，即只要要输入一个()在接收数码时，各位数码同时输入，而各位输出的数码也同时拿出，即()在存放数据从前，应在端输入负脉冲清零，使各触发器均清零。发器的输出接至相邻右侧触发器的输入端4/15双向移位存放器电路结构如图所示，将右移存放器和左移存放器组合起来，并引入控制端便构成既可左移又可右移的双向移位存放器。锁存器又称自锁电路，是用来暂存数码的逻辑部件，如图所示锁存器逻辑电路图，它与触发器的差别是：当使能信号到来时，输出随输入数码变化（相当于输出直接接到输入端）；当使能信号结束时，输出保持使能信号跳移位存放器除了拥有存放数码和将数码移位的功能外，还可以能累计输入脉冲个数的时序部件叫计数器。计数器不但能用于计数器按计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋向可分为加法计数器、减法计数器和可逆计数器；按计数器中各触发器翻转能否与计数脉冲同步可分为同步计数器和异步计数器。二进制计数器图触发器构成的位异步二进制加法图图由个触发器构成的位同步二进制加法计数器中各触发器的时钟脉冲同时接计数脉冲()同步二进制可逆计数器码同步十进制加法计数器加法计数器的逻辑图。它是在同步二进制加法()写出驱动方程()写出触发器的特征方程()作状态变换表()作状态图及时序图()检查电路能否自启动码异步十进制加法计数器异步十进制计数器的逻辑电路图如图所示，从图中可见，各触发器的集成芯片是同步的可预置位二进制加法计是集成同步位二进制计数器，也就是模计数器，用它可构成任端挨次获取端挨次获取只要在计数器的输入端加入固定频率的脉冲，即可在~图节拍脉冲发生

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论