计算机组成原理复习(考研)题10

研究生入学试卷十一．选择题（每小题1分，共10分）。已知定点整数X的原码为IXn-1Xn-2……X0,且X>-2n-1,则必有—。A．Xn-1=0 B.Xn-1=1n-1 n-1C.X“1=0且X0~Xn-2不全为0 D・Xn-i=1且X°〜X不全为0运算器虽有许多部件组成,但核心部件是___。数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器某计算机字长16位，它的存储容量是64K，若按字节编址，那么它的寻址范围是__。0—64KB.0—32K C.0—64KBD.0—32KB算术右移指令执行的操作是___。符号位填0，并顺次右移1位，最低位移至进位标志位。符号位不变，并顺次右移1位，最低位移至进位标志位。进位标志位移至符号位，顺次右移1位，最低位移至进位标志位。符号位填1，并顺次右移1位，最低位移至进位标志位。由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用___来规定。A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间为了确定下一条微指令的地址，通常采用断定方式，基本思想是___。用程序计数器PC来产生后继微指令地址。用微程序计数器UPC来产生后继微指令地址。通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址。通过指令中指定一个专门字段来控制产生后继微指令地址。系统总线中控制线的功能是___。提供主存，I/O接口设备的控制信号和响应信号.提供数据信息.提供时序信号.提供主存，I/O接口设备的响应信号。用于笔记本电脑的外存储器是___。A.软磁盘 B.硬磁盘 C.固态盘 D.光盘中断向量地址是___。A.子程序入口地址 B.中断服务例行程序入口地址C.中断服务例行程序入口地址的指示器 D.例行程序入口地址IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送它的数据传送率可以是___。A.100兆位/s B.200兆位/s C.400兆位/s D.300兆位/s二.填空题（每小题3分，共18分）。虚拟存储器指的是A.—层次，它给用户提供了一个比实际B.—空间大得多的C.—空间.—个较完善的指令系统应包含A._类指令，B._类指令，C._类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。当今的CPU芯片除了包括定点运算器和控制器外,还包括A.——运算器和C.—管理等部件。PCI总线是当前流行的总线，是一个高A.—且与B.—无关的C.—总线，又是一个至关重要的D.—总线。输入设备分A.输入设备，B. 输入设备，C.输入设备几类。SCSI是处于A.—和B.—之间的并行I/O接口，可允许连接C.—台不同类型的高速外围设备。二・（12分）设有两个十进制数：x=-0.875x2i,y=0.625x22,（1） 将x,y的尾数转换为二进制补码形式。（2） 设阶码2位，阶符1位，数符1位，尾数3位，通过补码运算规则求出z=x-y的二进制浮点规格化结果。四・（12分）设存储器容量为4M字，字长32位，模块数m=4,分别用顺序方式和交叉方式进行组织，存储周期T=200ns,数据总线宽度32位，总线传送周期T=50ns•问顺序存储器和交叉存储器带宽各是多少？五・（12分）指令格式如下所示。OP为操作码字段，试分析指令格式特点。15 10 7 32 0OP源寄存器基值寄存器偏移量（16位）六-（12分）运算器结构如图A10.1示。IR为指令寄存器，R1—R3为三个通用寄存器，其中任何一个可作为源寄存器或目标寄存器,A和B是三选一多路开关，通路的选择分别由AS,AS和BS,BS控制。（如BSBS=01选择R,10选择R,11选择R）。SS是ALU的操作0 1 0 1 0 1 1 2 3 12性质控制端，功能如下：SS=00ALU输出B SS=01ALU输出A+BSS=10ALU输出A—B SS=11 ALU输出!B现有四条机器指令，其操作码OP功能如下:指令名称OP指令功能MOV00从源寄存器传送一个数到目标寄存器ADD01源寄存器和目标寄存器内容相加后送目标寄存器COM10源寄存器内容取反后送目标寄存器ADT11十进制加法指令，修正量Q在R.a,b数在R和RALU-*BUSssAAALU —+11%■-ssAAALU —+11%■-. nc—ni10!-|1”D]01:iFtrnft"nr1 B$!图A10.1(1)请设计微指令格式。⑵假定“取指”微指令完成从主存M取指令到IR,画出四条机器指令的微程序流程图。请标出具体微地址和测试标志。七-(12分)分析说明图A10.2所示某七-(12分)分析说明图A10.2所示某CPU总线周期时序图。KM55553® L Jffll«5结皋图A10.2

八．(12分)如图A10.3所示是从实时角度观察到的中断嵌套。试问：这个中断系统可实现几重中断？并分析图中的中断过程？图A10.3研究生入学试卷十答案一．选择题1.C1.C2.B3.B 4.B5.A6.C8.C9.C10.A.B.C二・填空题7.A,DC.C.虚拟地址C.逻辑运算C.存储D.层次A.主存一外存 B.主存A.数据传送 B.算术运算A.cache B.浮点A.带宽B.处理器C.标准A.图形 B.图象 C.语音A.主适配器 B.智能设备控制器 C.17-15三・解：(1)设S1为x的尾数，S2为y的尾数，则S1=(-0.875)10=(-0.111)2[S]=1.0011补S=(0.625)=(+0.101)2102[S]=0.1012补(2)求z=x-y的二进制浮点规格化结果。对阶：设x的阶码为jx,y的阶码为jy,jx=(+01)2，jy=(+10)2，jx-jy=(01)2-(10)2=(-01)2，小阶的尾数S1右移一位S1=(-0.0111)2，jx阶码加1,则jx=(10)2=jy,经舍入后,S1=(-0,100)2,对阶完毕。x=2jxxS1=2(io)2x(—O.1OO)2y=2jyxS2=2(io)2x(+0.101)2尾数相减[S1] =11.100补+ [—S2] =11.011补[S1—S2] =10.111尾数求和绝对值大于1补尾数右移一位，最低有效位舍掉，阶码加i（右规），贝y[si-s2]补=li.oii补（规格化数），jx=jy=11规格化结果011.1011四・解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是q=32位X4=128位顺序存储器和交叉存储器连续读出4个字所需的时间分别是t2=mT=4x200ns=800ns=8x10—7（s）J=T+（m-l）t=200ns+3x50ns=350ns=3.5x10-7 （S）顺序存储器带宽W2=q/12=128/（8x10-7）=16x107（位/S）交叉存储器带宽W]=q/1]=128/（3.5xl0-7）=36.5x107（位/S）五・解：（1）操作码字段0P为16位，可指定26=64（2） 双字长（32位）二地址指令，用于访问存储器。（3） 一个操作数在源寄存器（共32个），另一个操作数在存储器中（由基值寄存器和偏移量决定）。所以是RS型指令。六•解：（1）假设控存容量为16单元从总框图看到:控制信号共有12个,CM容量为16单元,需占用4位下地址字段,判别测试字段需2位.分析机器指令级的指令格式与A,B两个多路开关的控制方式后发现，AS0,AS卡口

BS0,BS：四个控制信号可以直接由机器指令级上的源字段和目标字段控制J,但ADT指令例外.

为此微指令中设A,B二个微命令，用以产生AS0,AS],BS0,BS]信号.另外丄DR]—LDR3三个控制

信号可以由微指令级提供一个控制信号LDR,然后与机器指令级上的目标字段进行组合译码

i

后产生微指令格式如下:A BSIS2+1!ALU-BUSLDRiLDIRPlP2uA3-uA011211112位4位(2)微指令流程如图A10.4所示:图A10.4七•解：该总线系统采用同步定时协议。总线周期是在时钟信号CLK和CLK2定时下完成的并与所有的机器周期保持时间上的同步。一个机器周期由2个CLK时钟周期组成(T1，T2节拍)。机器周期1为读指令周期(W/R=O,D/C=0,M/I0=1)。在T1时间主方CPU送出ADS=0信号，表式总线上的地址及控制信号有效，在T2时间末尾，从方存储器读出指令并送到数据线D0—D31上，同时产生READY=0信号，通知CPU本次“读出”操作已完成。机器周期2为读数据周期，除了D/C=1夕卜，其余与机器周期1相同。机器周期3为写数据周期，W/R=1，写入的数据由CPU输出到数据线D0—D31上。假如在一个机器周期内能完成写入操作，则在T2末尾由存储器产生READY=0信号，假如T2末尾尚未完成写入操作(图A10.2中所示)，则READY=1,并将T2延长一个时钟周期。CPU在后一个T2末尾检测READY=0，于是结束写入周期°T2可以多次延长，直到READY=0为止。读出周期也可按此方法处理。图A10.2中还所示总线的空闲状态，空闲状态仅有一个Ti节拍，只要总线空闲，可以连续出现多个Ti节拍。八.解：该中断系统可以实行5重中断。中断优先级的顺序是，优先权1最高，主程序运行于最低优先权（优先权为6）。图A10.3中出现了4重中断。图A10.3中中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请