计算机原理复习资料

计算机原理复习资料Ayr第一章算盘的特色：编出口诀和按照口诀操作算珠计算机的工作过程：（1）设计相应的程序。程序由一条一条指令组成。每条指令都是计算机可以执行的基本操作。（2）用输入设备将程序存入到存储器中。（3）机器自动把程序的第一条指令送到控制器中进行分析，再根据分析的结果，向有关部件发送控制信号，完成该指令规定的操作。（4）需要输出时，安排相应的指令进行输出。冯诺伊曼体系（重点）核心：自动计算机要采用程序存储控制工作方式。即计算机要能将程序存储起来，并能够用所存储的程序控制运算过程计算机应由运算器、控制器、存储器、输入和输出设备5大部分组成采用二进制表示指令和数据。每一条指令一般具有一个操作码和一个地址码，其中操作码表达运算性质，地址码指出操作数在存储器中的位置，由一串指令组成程序。采用程序存储控制工作方式，即将编好的程序和数据送入存储器中，计算机能在不需要人员参与下，自动完成逐条取出指令和执行指令的任务。这是与其他计算工具最本质的区别。摩尔定律当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。5.字长计算精度取决于运算中数的位数，位数越多越精确。基本的运算位数，即字长机器字长指计算机（主要是CPU）—次所能处理的位数。计算机系统的主要性能指标（1） 运算速度（2） 机器字长（3） 存储容量（4）可靠性、可用性和RASIS特性（5）友好性和环保性（6） 性能价格比（7） 带宽均衡性带宽（要求会计算）数据流的最大速度和指令的最大吞吐量。8.

外存储器»;内存储器11运算器1厂数据流》控制流＞9.9.硬件丿控制器运翹（ALU）主存储器（硬件丿控制器运翹（ALU）主存储器（R»RM）辅助存储器（呃光盘"囁）中央处理器（CPU）存储系统计算机系统系统软件叫銅软件输入设备（鼠标“键盘“扫描仪、摄象机、照《机等）-输岀设备（打印机、显示器、计算机系统系统软件叫銅软件输入设备（鼠标“键盘“扫描仪、摄象机、照《机等）-输岀设备（打印机、显示器、绘图仪等）r操作系统（os）语言处理系统通信软件服务程序（检查s诊断s排错）支灘件通用应用软件（办公软件等）专用拠软件10.CPU负责执行程序，实现运算处理，控制整个系统由运算器和控制器组成。/逻辑运算单元亘Lu\寄存器B 累加器A循环执行“取指令◊译指令◊执行指令”指令由操作码和地址码组成系统总线可分为三组：地址总线、数据总线、控制总线计算机层次结构模型（重点）tiir 第二章1.计算机处理的数据分为两大类：数值数据与非数值数据。2.进制转换（要求会计算）3.原码、反码、补码（重点）、移码补码的取值范围例：16位，取值范围是（-2的15次方）~~（2的15次方-1）4•浮点数表示移码 （计算题不低于4分）IEEE745标准5.图像类型：矢量图、位图离散化后的图像被看成一个由MXN的像素图像中像素点的密度称为图像分辨率8•—幅数字图像，常用一个文件存储，存储空间为：字节数=(位图宽度x位图高度x位图颜色深度)/89•复杂指令系统计算机(CISC)通过设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统实现，以此来提高计算机的执行速度精减指令系统计算机(RISC)尽量简化计算机指令功能，只保留那些功能简单、能在一个节拍内执行完成的指令，而把较复杂的功能用一段子程序来实现。RISC技术的精华：通过简化计算机指令功能，使指令的平均执行周期减少，从而提高计算机的工作主频，同时大量使用通用寄存器来提高子程序执行的速度寻址方式(不低于5分)立即寻址：由指令直接给出操作数，在取出指令的同时也就取出了可以立即使用的操作数。寄存器寻址：在指令中给出寄存器号，在该寄存器中存放着操作数。存储器直接寻址：指令直接给出操作数地址，根据该地址可以从主存中读取操作数。寄存器间接寻址变址/基址寻址相对寻址：用程序计数器PC的内容作为基准地址，指令中给出的形式地址作为位移量，二者相加后形成有效地址。堆栈寻址8086的段寻址数据传输中的差错检验奇偶校验码・在原数据信息中增加一位校验位;・然后将原数据和得到的相应数据和校验位一起进行存取或传送；・对存取或传送得到的相应数据和校验位，再进行一次编码，求出新的校验位；-最后根据得到的这个新的校验位的值，确定是否发生了错误。第三章

2.补码运算（计算题5分）3.溢出判断方法双符号位溢出判断法Sfl㊉Sf2（也称为变形补码）单符号位进位溢出判断法 S㊉C4.定点乘法（会计算）除法浮点数加减法浮点数的表示、计算过程第四章CPU的功能：指令控制、操作控制、时间控制、数据加工CPU主要由运算器和控制器两大部分组成指令周期：取指令、分析指令和执行指令4.指令周期：CPU取出并执行一条指令的时间通常用内存中读取一个指令字的最短时间来规定CPU周期时钟周期（又称为节拍脉冲或T周期，是处理操作的最基本单位指令周期常用若干个CPU周期数来表示。一个CPU周期时间又包含有若干个时钟周期。T周期指令周期（a）定长CPU周期组成的指令周期时序信号的作用时间的约束必须严格，以保证时间进度既不能来得太早，也不能来得太晚。计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。一般，操作控制器发出的各种控制信号都是时间因素（时序信号）和空间因素（部件位置）的函数。控制方式控制不同操作序列时序信号的方法称为控制器的控制方式。常用的有同步控制、异步控制、联合控制方式，其实质反映了时序信号的定时方式。7.微程序设计技术是利用软件方法来设计硬件的一门技术。微程序控制的基本思想：仿照通常的解题程序的方法，把操作控制信号编成“微指令”，存放到一个只读存储器里。当机器运行时，一条又一条地读出这些微指令，从而产生全机所需的各种操作控制信号，使相应部件执行所规定的操作。8•微程序控制的计算机的一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。微指令序列的集合就称为微程序。一条机器指令对应一个微程序，微程序由若干个微指令序列组成。9•微指令与机器指令的关系（1）一条机器指令对应一个微程序，微程序由若干个微指令序列组成。即一条机器指令所完成的操作划分成若干条指令来完成，由微指令进行解释和执行。（2）指令、程序和地址与与内存储器有关；微指令、微程序和微地址与控制存储器有关。微指令周期与CPU周期的关系在串行方式的微程序控制器中，微指令周期=读出微指令的时间+执行该微指令的时间为保证整个机器控制信号的同步，可以将一个微指令周期时间设计得和CPU周期时间相等。CPU的性能指标1）主频、倍频、外频、超频 主频=外频X倍频2） 内存总线速度3）扩展总线速度4）工作电压

5）地址总线宽度决定了CPU可以访问的物理地址空间6）数据总线宽度7）协处理器8）超标量9）L1高速缓存10）采用回写结构的高速缓存12.流水线CPU概念存储器体系流水线方式cP取指令指令译码计算机操作数取操作数存储器体系流水线方式cP取指令指令译码计算机操作数取操作数FIFO指令队列算术逻辑运算流水线8086有14个寄存器，它们都是16位的，这些寄存器按功能可为6类：（1）通用寄存器（4个）（2）地址指针寄存器（2个）（3）变址寄存器（2个）（4）段寄存器（4个）（5）指令指针寄存器（1个）（6）标志寄存器（1个）数据寄存器用来保存操作数或运算结果等信息源变址寄存器。在字串操作中，常用SI表示字串的源地址，段地址在DS中。指令指针寄存器IP，它总是保存下一次将要从主存中取出指令的偏移地址程序有时需根据上次指令执行的结果，判断以决定执行的方向14.条件标志（1） 符号标志SF第7位。对带符号的数操作时，若产生一个负的结果，则SF=1,否则为0,当算术、逻辑、移位或循环移位操作时，都将影响此位。（2） 零标志ZF第6位。当运算结果为零时，ZF=1,结果非零，则ZF=0。（3） 溢出标志OF第11位。当带符号数算术运算时，商位溢出，则OF=1,否则为0,它用来作错误指示4）进位标志CF第0位。如果算术指令执行完后，最高位产生进位或借位，则CF=1,否则CF=O。CF还可保存移位或循环移位时移出的一位值，也可给出比较操作的结果，也可作为乘法结果的指示器。（5） 辅助进位标志AF第4位。当操作数第3位产生进位或借位时，AF=1,否则AF=0,这个标志多用于压缩的十进制数操作。（6） 奇偶标志PF第2位。当操作结果含有偶数个1时，PF=1,否则PF=0,这个标志多用于数据输中。状态控制标志（1） 方向标志DF第10位。可用指令预置。当DF=0时，执行串操作指令后，变址寄存器自动递增，当DF=1时，则动递减。即该标志可控制地址朝增加的方向或减少的方向改变。（2） 中断允许标志IF第9位。当用指令置为1时，则允许8088响应中断请求，若为0时，则禁止响应中断请求。（3） 跟踪标志TF第8位。当置为1时，则8088处于单步执行指令方式，每执行一条指令，自产动产生一个类型为1的中断。物理地址的形成8086CPU的地址线是20位的，这样最大可寻址空间应为220=1MB，其物理地址范围从00000H〜FFFFFH。而8086CPU寄存器都是16位的。那么，这1MB空间如何用16位寄存器表达呢？根据要求可把1M字节地址空间划成若干逻辑段。每个逻辑段必须满足两个条件：一是逻辑段的起始地址（简称段首址）必须是16的倍数，这就使段首址的最低4位总为0，高16位正好装入一个段寄存器中；二是逻辑段的最大长度为64K,这样某单元在段内的相对位置可用16位段内偏移地址表示。在访问存储单元时，CPU可以根据操作的性质和要求，选择某一适当的段寄存器，将它里面的内容左移4位，恢复段首址原来的值，再与本段中某一待访问存储单元的偏移地址相加，则得到该单元的20位物理地址。由于只设置了4个段寄存器，因此，CPU在当前某一时刻最多只能访问4个段，即当前代码段、当前堆栈段、当前数据段和当前附加数据段，它们的首址分别由CS、SS、DS、ES给出。代码段、堆栈段的计算第五章1．8086/8088内部按功能可分为两大部分：执行部件和总线接口部件2．主存地址的形成CPU在某一时刻可以直接访问4个存储段：一个代码段、一个堆栈段、一个数据段和一个附加数据段，称为当前段。8086设立了4个16位的段寄存器用来保存4个当前段的起始基址:代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加数据段寄存器ESo3．80x86寻址方式（重点）汇编语言指令格式 ［标号场:］操作场［操作数场］［;注释场］指令寻找操作数存放地址的方式称为指令的寻址方式。指令寻址方式分与数据有关和与转移地址有关2种。（1）数据类型操作数：立即数操作数、寄存器操作数、存储器操作数、I/O操作数（2）转移地址类型操作数：段内直接寻址、段内间接寻址、段间直接寻址、段间间接寻址跨段的有关问题当要否定默认状态，到非约定段寻找操作数时，必须用跨段前缀指明操作数的段寄存器名。汇编格式：段寄存器名：操作数地址数据传送指令通用数据传送指令MOV、PUSH、POP、XCHG累加器专用传送指令IN、OUT、XLAT地址传送指令LEA、LDS、LES算术指令加法指令：ADD、ADC、INC减法指令：SUB、SBB、DEC、NEG、CMP乘法指令：MUL、IMUL除法指令：DIV、IDIV十进制调整指令：DAA、DAS、AAA、AAS、AAM、AAD第六章（编程题）第七章存储器分类按存储介质分：半导体、磁性材料、光介质按存取方式分：顺序存取、随机存取、直接存取按存储器的读写功能分：只读、可读可写按信息的可保存性分：永久记忆、非永久记忆按存储器在计算机中的功能分：Cache、主存、辅助随机存取存储器（RAM）可按地址访问其任一个存储单元，访问时间与地址无关。都是一个存取周期。半导体存储器一般属于这类存储器高速缓冲存储器（Cache）用来存放主存中最活跃部分（正在执行的程序和正在使用的数据）的副本，也是按地址进行随机存取。由双极型半导体组成，存取速度接近CPU的工作速度。双极型半导体存储器存取速度快、功耗大、集成度低、价格较贵。4．存储器的分级结构（重点）根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。原因：计算机应用对存储器要求的矛盾、存储器访问的局部性、命中率和访问周期5.命中率在层次结构的存储系统中，某一级的命中率是指对该级存储器来说，要访问的信息正好在这一级中的概率，即命中的访问次数与总访问次数之比。命中率和访问周期访问效率e=TAl/TA=l/（r+（l-r）H）提高e可以从r和H两个方面入手：提高H,即扩充最高一级存储器的容量。但是这要付出很高的代价。降低r，即相邻两级存储器间的速度差异不可太大。存储位：最小的存储单位,或称为存储元。存储单元：由若干个存储元组成。存储容量：可以容纳的存储单元总数量存储时间（又称访问时间）Tl 是从启动一次存储操作到完成该操作所用的时间。存取周期Tm是指两次连续地访问主存操作之间所需要的最短时间存储器带宽BmBm又称数据传输率，是指每秒钟访问的二进制位的数目。通常以MBps或GBps表示。计算方法为： Bm=H作频率X位宽/8Xn其中，n为时钟脉冲上下沿传输系数，DDR的系数为2。字位扩展（重点）1）位扩展法使用8KX1的RAM芯片组成8KX8位的存储器？

87VO6I/O5I/OI/O3I/O2I/OI/O每条数据线有一个负载每条地址线有8个负载87VO6I/O5I/OI/O3I/O2I/OI/O每条数据线有一个负载每条地址线有8个负载CPU8KX1VO2）字扩展法仅在字向扩充，而位数不变。将芯片的地址线、数据线、读/写控制线并联，由片选信号来区分各片地址，片选信号端连接到选片译码器的输出端。例如，用16KX8位的芯片，采用字扩展法组成64KX8位的存储器。3）字位同时扩展法若使用LXK位的芯片组成MXN位的存储器（LvM,KvN）,需要（M/L）X（N/K）个芯片。高速存储器（简答）CPU和主存之间存在速度差，可通过以下途径加速CPU和存储器之间的有效传输：（1） 主存采用更高速的技术来缩短读出时间，或加长存储器的字长。（2） 在CPU和主存储器之间插入一个高速缓冲存储器（cache）以缩短读出时间。（3） 采用并行操作的双端口存储器。（4）在每个存储器周期存取几个字。多体交叉存储器连续地址分布在相邻的不同存储体内，理想情况下如果程序段和数据块都是连续地在主存中存放或读取，将大大提高主存的访问速度。但当遇到程序转移或随机访问少量数据，访问地址就不一定均匀地分布在多个存储模块之

间，这样就会产生存储器冲突而降低了使用率，所以M个交叉模块的使用率是变化的，大约在1和M之间。12.相联存储器基本原理按所存数据字的全部内容或部分内容进行查找（或检索）而不按地址访问。相联存储器：其中任一存储项都可以直接用该项的内容作为地址来存取的存储器。关键字：选作存储器寻址的字段，简称为键。相联存储器中的项的格式：KEY，DATAKEY是地址，DATA是读写信息。13.Cache的功能与基本原理（重点）目的：解决CPU和主存之间的速度匹配问题。功能:将CPU当前快要用到的部分数据块由主存复制到容量小、速度快的Cache中,由Cache向CPU直接提供它所需要的数据。Cache存储器介于CPU和主存之间，它的工作速度快于主存，全部功能由硬件实现。Cache内部是用与主存内部同样大小的块组成，块内字节数与主存相同。每一块外加有一个标记，指明它是主存的哪一块的副本。当CPU有存储请求时，将要访问的地址送到CAM中°CAM指出要访问的字W是否在Cache中。若在，则将W从Cache送到CPU；若不在，则将地址送到主存，把W从主存传送到CPU,同时把包含W的一页主存内容送入Cache，替换最近最少使用（LRU）的页面。14.替换策略LRU算法把近期最少使用的页替换出去。优点：建立在合理的假设之上，即当前最少使用的页很可能也是未来访问最少的页。缺点：需随时记录Cache中各页的使用情况，以便确定那个字块是近期最少使用的字块。用硬件实现比较麻烦，经常采用修改型LRU算法。LRU替换算法的平均命中率比FIFO要高，并且当分组容量加大时，能提高LRU替换算法的命中率。15.虚拟存储器（重点）基本概念一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。有了虚拟存储器，用户无需考虑所编程序在主存中是否放得下或放在什么位置等问题。虚拟存储器指的是主存—辅存层次。由负责信息划分以及主存—辅存之间信息调动的辅助硬件和操作系统中的存储管理软件所组成的存储体系。段式虚拟存储器页式虚拟存储器第八章总线信息传输方式四种基本方式：串行、并行、复合传输、消息传输。电气特性总线有单向传输（单工）和双向传输（双工）两种。同步方式：即传输周期或总线周期是固定的，严格按照系统时钟来统一定时主、从模块之间的传输操作。异步方式：采用应答方式，允许从模块调整响应时间。多路复用：一条线做多种用途，即某一时刻该线上传输的是地址信号，另一时刻传输的是数据或命令。串行传输数据的传输在一条线路上按位进行。串行传输时，被传输的数据需要在发送设备和接收设备中进行并行与串行间的变换。在信息传输信道中，携带数据信息的信号单元称为码元，每秒通过信道传输的码元数为码元传输速率，简称波特率。并行传输对每个数据位都需要单独一条传输线，所有的数据位同时进行传输。可以为每个控制信号设置一条信号线。总线仲裁问题的解决以优先级（又称优先权）的概念为基础。三种常见总线分配优先级技术：串联、并联和循环。同步通信（重点）所有的设备都从同一个公共的时钟信号中获得定时信息。一定频率的时钟信号线定义了等间隔的时段，每一个时间段定义了一个总线周期。异步通信在CPU和设备之间使用“就绪”(ready)和“应答”(acknowledge)两条“握手信号”。周期时间不固定，每个操作步骤都用一个信号表示。根据握手信号的相互作用，异步通信可有非互锁、半互锁和全互锁三种方式9.USB10.总线4个阶段(简答)总线完成1次数据传输周期，一般分为4个阶段：申请阶段：当系统总线上有多个主模块时，需要使用总线的主模块要提出申请，由总线仲裁机构确定把下一个传输周期的总线使用权授权给哪个模块。寻址阶段：取得总线使用权的主模块通过总线发出本次打算访问的从模块的存储器地址或I/O端口地址及有关命令，使参与本次传输的从模块开始启动。传数阶段：主从模块和从模块之间进行数据传输，数据由源模块发出，经数据总线流入目的模块。结束阶段：主从模块的有关信息均从系统总线上撤除，让出总线。第九章数据在微处理器与I/O设备之间的信息传输类似于微处理器与存储器之间的情况，也是分为送地址码、送数据(或等待数据)、等待完成回答(或读数据)三步。对于I/O,必须考虑2个问题：I/O设备如何与微处理器相连，以进行数据、状态和控制信号的转换；CPU如何寻址相应的I/O设备，以实现与该设备之间的通信。3.I/O接口的功能：控制：用程序控制外设的启动和关闭等；缓冲：补偿各种外设在速度上的差异；状态：提供给CPU外设的信息；转换：完成并-串和串-并转换；中断：当外设请求CPU服务时，接口发一个中断请求信号到CPU。信息交换方式程序传送方式特点：I/O过程完全处于CPU指令控制下，即外设的有关操作（如启、停、传送开始等）都要由CPU指令指定。典型情况下，I/O操作在CPU寄存器与外部设备（或接口）的数据缓冲寄存器间进行，I/O设备不直接访问主存。（1）无条件传送方式其实质是用程序来定时同步地传送数据，即同步传送方式。（2）查询传送方式通过在专门的查询程序中安排相应的I/O指令，由这些指令直接从I/O接口中取得外设和接口的状态（如就绪、忙、完成等），根据这些状态控制外设和主机的信息交换。只有一台外设时，CPU要定时地对这台设备的状态进行查询。有多台外设时，CPU一般是循环地逐一进行询问査询方式还要取决于I/O设备本身以及该设备是否能够独立启动I/O。CPU与外部设备只能串行工作。CPU的大量时间都处于空闲、等待状态，系统的效率较低。中断传送方式（重点）（简答题）仅当I/O设备数据准备就绪之后，才向CPU发出中断请求的信号。此时，CPU才暂停执行主程序，而转去执行为外围设备服务的中断服务程序，待处理完毕之后，又返回到被中断了的主程序继续执行。多重中断处理是指在处理某一个中断过程中又发生了新的中断，即中断一个服务程序的执行，又转去执行新的中断处理。这种现象也称为中断嵌套。DMA小结与中断控制相比，DMA控制有如下特点：中断方式是通过程序切换进行，CPU要停止执行现行程序转去执行中断服务子程序，在这一段时间内，CPU只为外设服务。DMA控制是硬件切换，CPU不直接干预数据交换过程，只是在开始和结束时借用一点CPU的时间，提高了CPU的利用率，系统的并行性较高。对中断的响应只能在一条指令执行完成时进行，而对DMA的响应可以在指令周期的任何一个机器周期（存取周期）结束时进行。中断具有对异常事件的处理能力，而DMA模式主要用于需要大批量数据传送的系统中，可以提高数据吞吐量。CPU将I/O操作方式与内容存入主存，用命令通知IOP并由IOP独立地管理I/O操作，需要时，CPU可对IOP进行检测，终止IOP操作。通道的功能是通过解释并执行由它特有的通道指令组成的通道程序实现对外部设备的控制。DMA直接依靠硬件进行管理，只能实现简单的数据传送。随着系统配置的I/O设备的不断增加，输入输出操作日益繁忙，为此要求CPU不断地对各个DMA进行预置。这样，CPU用于管理输入输出的开销亦日益增加。为了减轻CPU负担，I/O控制部件又把诸如选设备、切