一种制备交叉堆叠的异质结构阵列的方法与流程_第1页
一种制备交叉堆叠的异质结构阵列的方法与流程_第2页
一种制备交叉堆叠的异质结构阵列的方法与流程_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

一种制备交叉堆叠的异质结构阵列的方法与流程背景异质结构阵列是一类材料结构，由于其特殊的结构和性能，逐渐得到人们的关注和研究。而交叉堆叠的异质结构阵列具有更加特殊的性能，因此在各个领域内都有广泛的应用前景。本文将介绍一种制备交叉堆叠的异质结构阵列的方法与流程。材料与仪器Si芯片（P型，<100>晶向）SiO2NH3Si3N4硅溅射镀膜机水洗机酸洗机热退火炉等离子体增强化学气相沉积系统气体源：SiH4、NH3、N2方法与流程制备SiO2/Si3N4异质结构薄膜清洗Si芯片：将Si芯片放入水洗机中，清洗15min。沉积SiO2：将清洗过的Si芯片放入硅溅射镀膜机中，利用高频电场将SiO2蒸发到Si芯片表面，厚度为200nm。生长Si3N4：将已经沉积好SiO2的Si芯片放入等离子体增强化学气相沉积系统中，用N2气体进行预处理，温度为700℃，时间2min；然后用SiH4、NH3、N2气体进行反应，生长Si3N4，厚度为20nm。脱模板处理：将刚刚制备好的SiO2/Si3N4异质结构薄膜进行酸洗处理，以去除SiO2层的影响，保留Si3N4层。形成交叉堆叠的Si3N4阵列制备一个SiO2模板：将Si芯片进行氧化处理，保留一个凸起的区域，用于形成Si3N4交叉堆叠的阵列。预处理Si芯片：将准备好的Si芯片放入氢气氛围中进行表面处理，以提高Si3N4的附着性。生长Si3N4：将处理过的Si芯片放入等离子体增强化学气相沉积系统中，温度为700℃，时间2min，使用SiH4和NH3气体进行反应，生成Si3N4，厚度为20nm。形成交叉堆叠的Si3N4阵列：将制备好的SiO2模板放在Si3N4层之上，再进行步骤3的Si3N4生长，生长厚度最好为20nm，以在保证Si3N4均匀生长的同时，避免Si3N4分层导致的结构失稳。生长ZnO纳米线预处理Si芯片：将制备好的Si3N4阵列放入氢气氛围中进行表面处理，提高ZnO纳米线的附着性。生长ZnO纳米线：将处理过的Si芯片放入等离子体增强化学气相沉积系统中，温度为250℃，使用Zn、O2气体进行反应，生成ZnO纳米线。形成交叉堆叠的ZnO纳米线/Si3N4阵列制备SiO2模板：将Si芯片进行氧化处理，保留一个宽度为150nm的区域，用于形成交叉堆叠的ZnO纳米线/Si3N4阵列。预处理Si芯片：将制备好的Si3N4阵列放入氢气氛围中进行表面处理，提高ZnO纳米线的附着性。生长ZnO纳米线：将处理过的Si芯片放入等离子体增强化学气相沉积系统中，温度为250℃，使用Zn、O2气体进行反应，生成ZnO纳米线，厚度为20nm。形成交叉堆叠的ZnO纳米线/Si3N4阵列：将制备好的SiO2模板放在ZnO纳米线层之上，再进行步骤3的ZnO纳米线生长，生成厚度为20nm的ZnO纳米线/Si3N4交叉堆叠的阵列。总结本文介绍了一种制备交叉堆叠的异质结构阵列的方法与流程，包括SiO2/Si3N4异质结构薄膜制备、交叉堆叠的Si3N4阵列制备、ZnO纳米线生长以

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论