电工学简明教程第14章第二版

14.1

双稳态触发器第14章触发器和时序逻辑电路14.2

寄存器14.4由555定时器组成的单稳态触发器和无稳态触发器14.3计数器14.5应用举例本章要求：（1）掌握各种触发器的功能及功能表示法，能对不同类型的触发器进行相互转换，了解时钟沿的概念。（2）掌握时序电路功能的表示方法，能分析时序电路.（3）了解计数器、寄存器、顺序脉冲发生器的原理、功能和用途。

（4）能利用集成计数器实现任意进制计数，能设计简单的时序电路。第14章触发器和时序逻辑电路数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。第

14

章触发器和时序逻辑电路时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。触发器是时序逻辑电路的基本单元。14.1.1R－S

触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效基本RS

触发器的波形图Q2.可控RS

触发器基本R-S触发器导引电路&G4SR&G3CP.&G1&G2.SDRDQQ时钟脉冲当CP=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CP

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当CP=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受CP控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3CP当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3CP1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3CP可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CPSDRDCP高电平时触发器状态由R、S确定跳转例：画出可控R－S

触发器的输出波形RSCP不定不定可控R－S状态表CP高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QnQ=SQ=R14.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CP

CP

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CPRS

CF从QQQSDRD1

CPF主JKCP

CP0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKCP

CP01CP01010010CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。CP低电平时,F主封锁J、K不起作用CPRS

CF从QQQSDRD1

CF主JKCP

01RS

CF从QQQSDRD1

CF主JKCP

CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKCP

CP010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转001RS

CF从QQQSDRD1

CF主JKCP

CP010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态01RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CF从QQQSDRD1

CF主JKCP

CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKCP

CP01001结论：CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。3.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+100011011JK触发器状态表01010101J

K

Qn+100Qn

01010111

QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)CP下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CPQJKSDRDQ基本R－S

触发器状态表SDRDQ100置0011置111不变保持00禁用功能上节复习可控RS状态表00保持

SR01010111禁用Qn+1J

K

Qn+100Qn

01010111

QnJK触发器状态表逻辑符号QQSR

CSDRDCP高电平有效QQSDRD逻辑符号逻辑符号

CQJKSDRDQ基本R－S

触发器JK触发器状态表可控RS触发器CP低电平有效下降沿触发例：JK

触发器工作波形CJKQ下降沿触发翻转14.1.3D触发器当D=1，即J=1，K=0时，在CP的下降沿触发器翻转为(或保持)1态；当D=0，即J=0，K=1时，在CP的下降沿触发器翻转为(或保持)0态。总之某个时钟脉冲来到后输出端Q的状态和该脉冲来到之前输入端D的状态一致。即图形符号SRQD1DC1CPSRQJ1JK1KC1CP1D逻辑图14.1.3D触发器图形符号SRQD1DC1CPD触发器的逻辑状态表

Dn

Qn+10011

国内生产的D触发器主要是维持阻塞型，是在时钟脉冲的上升沿触发翻转，图形符号如下上升沿D触发器图形符号SRQD1DC1CP

也可将D

触发器转换为T

触发器，如下图，它的逻辑功能是每来一个时钟脉冲，翻转一次，即，具有计数功能。Q1DC1CPD

触发器转换为T

触发器返回14.2

寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n

位二进制时，要n个触发器。按功能分数码寄存器移位寄存器14.2.1数码寄存器

下图是由D触发器(上升沿触发)组成的四位数码寄存器，这是并行输入/并行输出的寄存器。工作之初要先清零。CPQ3DFF3Qd3第四位Q2DFF2Qd2第三位Q1DFF1Qd1第二位Q0DFF0Qd0第一位清零寄存由D触发器组成的四位数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变14.2.2移位寄存器不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入动画1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲786左移寄存器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从 Q3端串行输出1011数码14.3

计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)计数脉冲数二进制数十进制数Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678计数脉冲数二进制数十进制数Q3Q2Q1Q09101112131415100110101011110011011110111191011121314151600000四位二进制加法计数器的状态表14.3.1二进制计数器14.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲CP不是同时加到各位触发器。

最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。翻转1010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次

当相邻低位触发器由1变0时翻转异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q22.同步二进制加法计数器同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。四位二进制同步加法计数器级间连接的逻辑关系

触发器翻转条件

J、K端逻辑表达式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q1

Q1

Q0

由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）（加法）三位同步二进制加法计数器

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。

最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲C12345678Q0Q1Q2

各触发器状态的变换和计数脉冲同步14.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890十进制加法计数器状态表RDQJKQF0QJKQF1C计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0十进制同步加法计数器Q0Q1Q2Q3C12345678910十进制计数器工作波形

当R0(1)和R0(2)端全为“1”时，将四个触发器清零；当S9(1)和S9(2)端全为“1”时，Q3

Q2

Q1

Q0=1001，即表示十进制数9。2.CT74LS290(T1290)二-五-十进制集成计数器CT74LS290功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9

输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出2.CT74LS290的应用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02C1C0如何构成N进制计数器

反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。用一片CT74LS290构成十以内的任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。CT74LS290为异步清零的计数器反馈置“0”实现方法:1111六进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.14.4由555定时器组成的单稳态触发器和无稳态触发器14.4.1555定时器以5G555为例进行分析，下面给出电路和外引线排列图+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++电路图123487655G555外引线排列图

5G555定时器含有两个电压比较器C1和C2

、一个基本RS触发器、一个放电晶体管T以及由三个5k

的电阻组成的分压器。各外引线的功能：

2为低电平触发端。当2端的输入电压高于时，C2的输出为1；当输入电压低于时，C2的输出为0，使基本RS触发器置1。

6为高电平触发端。当6端的输入电压低于时，C1的输出为1；当输入电压高于时，C1的输出为0，使基本RS触发器置0。

4为复位端，由此输入负脉冲(或使其电位低于0.7V)可使触发器直接复位(置0)。

5是电压控制端，在此端可外加一电压以改变比较器的参考电压。不用时，经0.01

F的电容接“地”，以防止干扰的引入。

7为放电端，当触发器的端为1时，放电晶体管T导通，外接电容元件通过T放电。

3为输出端，输出电流可达200mA，由此可直接驱动继电器、发光二极管、扬声器、指示灯等。输出高电压约低于电源电压UCC1~3V。

8为电源端，外加电压范围为5~18V。1为接“地”端。14.4.2由555定时器组成的单稳态触发器

电路中R和C是外接元件，触发脉冲由2端输入，工作原理如下。

在t1以前，触发脉冲尚未输入，ui

为1，其值大于，比较器C2的输出为1。若触发器的原状态，则晶体管T饱和导通，uC

0.3V，故C1的输出也为1，+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++单稳态触发器电路图+UCCRC0.01F+UCCuCuoui器翻转为。触发器的状态保持不变。若

，则T截止，+UCC通过R对C充电，当uC

上升略高于时，比较器C1的输出为0，使触发

可见在稳定状态时，Q=0，即输出电压uo

为0。在t1时刻，输入触发负脉冲，其幅度低于，故C2的输出为0，uitOt2t1tuCOt1t3tuoOtP将触发器置1，uo

由0变为1，电路进入暂稳态。这时因，放电管T截止，电源又对C充电，当uC

上升略高于时(在t3时刻)，C1的输出为0，从而使触发器自动翻转到Q=0的稳定状态。此后电容C

迅速放电。输出uo

为矩形脉冲，其宽度(暂稳态持续时间)tP

=RCln3=1.1RC单稳态触发器常用于脉冲整形和定时控制等方面。14.4.3由555定时器组成的多谐振荡器+_

+_

Q5k

5k

5k

8+UCC452713C1C26T++多谐振荡器电路图+UCCCuCR1R2+UCCuo

多谐振荡器也称无稳态触发器，它没有稳定状态，同时毋须外加触发脉冲，就能输出一定频率的矩形脉冲(自激振荡)。右图是由5G555定时器组成的多谐振荡器。R1、R2

和C是外接元件。接通电源UCC后，它经R1和R2对电容C充电，当uC

上升略高于时，比较器C1的输出为0，将触发器置0，uo

为0。tuCOt1t3tuoOtP1tP2多谐振荡器波形图这时，，放电管T导通，电容

C通过R2和T放电，uC下降。当uC

下降略低于时，比较器C2的输出为0，将触发器置1，uo

又由0变为1。由于，放电管T截止，UCC又经R1