基于FPGA的多通道串口通信与显示系统设计可行性及项目设计报告

11可行性论证报告1.1选题背景ayA的控制逻辑是由延时更小的硬件来完成[2]。由于它有着单片机无法比拟的低功耗、高速率，且它有着和单片机一样的低成本，很多公司在数据采集和传输上，比如g，也可以是变量。加速度计有两种：一种是角加速度计，是由陀螺仪(角加速度计的运用非常广泛。加速度传感器可以帮助机器人了解它身处的环21.2研究目的及意义与模拟的外部物理世界之间的纽带与桥梁,数据采集系统可以将抽象的外部模拟数字信号处模1.3研究现状及分析31.基于单片机构建的数字信号采集/处理系统。该方法的实时性比较差，通1.4研究内容及目标41.6拟采用的研究方法HDLFPGA就像是一堆乐高积木，用它来设计我们需要的“形状”。在学习或者使用561.7参考文献[1]马凤铭,张毅宁.基于FPGA的多通道采样系统的设计[N].鞍山师范学院[2]夏宇闻.VerilogHDL数字设计与综合(第2版)[M].电子工业出版社:夏宇[3]廖同坤.CPLD/FPGA嵌入式应用开发技术白金手册[M].中国电力出版社:[4]袁文波,张皓,唐振中.FPGA应用开发从实践到开发[M].中国电力出版社:[6]李红刚,杨林楠,张丽莲.基于FPGA的多路高速数据采集系统[J].计算机[7]林长青,孙胜利.基于FPGA的多路高速数据采集系统[N].电测与仪表学7项目设计2.1总体设计方案串口主机2.2详细设计方案2.2.1从机8RxRx_En_SigRx_Done_SigRx_DataolmodulevTimer_DatarolmodulevTx_Done_SigTx_En_SigTx_Datatx_module.vTx_Pin_OutLSig接收控制模块rxcontrolmodule.vCount_SigCLKmodulev波特率定时模块xbpsmodulevRX_En_SigRX_Done_SigXDatalev图N=1/9600/(1/50MHz)=5208波特率定时模波特率定时模块tx_bps_module.vTX_En_SigTX_Data送控制模块tx_control_module.vTX_Pin_OuttSigtx_module.v图辨率高(13位)，测量范围达±16g。数字输出数据为16位二进制补码格式，9定时器模块定时器模块timer_module.vTX_Done_SigvtaTX_En_SigTX_DataControl_module2.v2.2.2主机 ⑤列填充字节的高位低位关系与页扫描次序(命令)有关。是8位(一字节)。向都是由主机输出，从机输入(液晶读入数据)。从图4.2h我们可以明白，从机读取(锁存)数据都是CS被拉低，并且发生在SCL信号的上升沿。程1时间段(周)主要任务团队首先温习数字电路中组合逻辑电路和时序逻辑电路的相关知识，然语言，了解HDL语言的编程思想，以期能够编写简单的程序。团队通过课程分发的FPGA核心板所带光盘资料，学习Altera公司的QuartusII软件，初步掌握工程的建立、程序编写等软件功能。随后阅读黑金根据团队成员掌握知识点和兴趣点，讲总体任务分成各个功能模块和控制模块。由一个