下载本文档
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
FEATURESFEATURES基于基于FPGA的多种形式分频的设计与实现 分频器是数字系统设计中的基本电VHDL硬QuartusⅡ3.0开发平台，使用Altera公司的FPGA频器。采用FPGA实现半整数分频器，可以模N的计数器，再设计一实现分频系数为N-对异或门加一个使能控
和计数器计数状态值的控
图1所示。二、VHDL现通过设计一个可以实现8.5分频，等172、4、8、16、32及占空比为1∶8和4∶5的9分频等多种形式FPGA实现。由带使能端的异或门、模N计数器和一2个2D触发器来完的Q反输出端反馈回输入端D，将计数器入端。各功能模块的VHDL语言实现如
模N以调用lp库中的计数器模块，也可以VHDL语言自己设计一个模N器。本设计采用VHDL语言设计一个最大模值为16
语言描述略。 2004.FEATURESFEATURESxor_en置低电平即可在qxiao输出占空比为1∶8的9分频信号；在qzheng2输出占空比为3
时将计数器模块的计数改变计数器的计数状态式的分频。本设计在AlteraEP1K50QC208-3构成的4xor_enc输出ab的异或值。当xor_enc输出信号b。VHDL语言略。a反。其VHDL语言略。然后通过元件例化的方法，调用各元件，实现整个分频器。其VHDL
时端口qa、qb、qc匹配为open状态，同时占用8个逻辑单元（logicqzheng端得到等占空比的17分频。设clk为170MHz，则qxiao输出为20MHz，qzheng出为10MHz 我们在设计模拟雷达脉冲信号和用FPGA开发扩频芯片旨在
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论