sige半导体在si基集成电路中的重要作用

sige半导体在si基集成电路中的重要作用

1iiing膜的提出30多年后，si一直是发达国家工业中唯一的半材料。尽管最早采用的是Ge,并且其他某些半导体材料也许具有较高的载流子迁移率、较大的载流子饱和漂移速度和较宽的禁带宽度,但由于Si的许多优良特性,特别是能方便地形成极其有用的绝缘膜——SiO2膜,而且在Si工艺中也能够方便地使用另一种很有价值的绝缘膜——Si3N4膜,从而利用Si能够实现最廉价的集成电路工艺,所以在整个微电子技术中,Si器件的应用超过了97%。虽然现在Si在微电子技术中占据着主导地位,但是由于其载流子的迁移率和饱和漂移速度较低,而且具有间接跃迁能带结构,限制了它在若干方面的应用。因此,在许多模拟电子技术领域,特别是在高频、高速方面(例如射频功率放大器和激光器),往往是GaAs、InP等化合物半导体起主要作用。然而,化合物半导体技术难以大规模集成,同时,加工不便、成本较高,所以人们还是希望从Si技术中寻找出适应高频、高速需要的新技术。最早由IBM提出的SiGe技术在很大程度上满足了这种需求。SiGe技术由于能够在Si片上通过能带工程和应变工程改善Si的性能,同时又能够采用成熟和廉价的Si工艺技术来加工,所以受到人们的极大关注。1998年,研制出实用的射频(RF)SiGe异质结双极型晶体管(SiGe-HBT),并且在微电子技术的主流领域——CMOS集成电路中表现出越来越重要的作用。本文介绍SiGe技术在双极型、场效应器件及其集成电路发展中的重要作用与概况。2siga-hct2.1发射结注入效率降低一般说来,双极型晶体管(BJT)的功耗较大,然而它具有较高的工作频率和较低的噪声,故常常应用于要求低噪声、高线性度和高频的模拟电路与高速数字电路中。但是,常规BJT难以实现超高频、超高速,这是由于它本身存在若干固有的内在矛盾。例如,为了进一步提高频率和速度,就要求减小基极电阻、减小集电结势垒电容、减小发射结势垒电容和减小衬底等的寄生电容。而减小基极电阻所需要采取的措施就是提高基区掺杂浓度和增宽基区厚度,但这会相应地使得发射结注入效率降低和载流子渡越基区的时间增长,又反过来影响到频率、速度和放大性能;况且由于发射区的最高掺杂浓度受到一定的限制,为了维持足够的放大性能,基区掺杂浓度也不可能无限制地提高。减小发射结势垒电容所需要采取的措施就是降低发射区掺杂浓度,但这也会使发射结注入效率降低,影响放大系数。而减小集电结耗尽层电容要求增加集电结耗尽层厚度和减小集电结面积,但这会使渡越集电结耗尽层的时间增加,同时功率容量也将受到影响。此外,减小寄生电容,特别是衬底的寄生电容,就需要改变管芯的结构和工艺(例如采用SOI或SOS结构的衬底),并减小管芯尺寸等。可见,提高BJT的频率和速度,与提高其放大性能是互相矛盾的;BJT的优化设计只能在很多相互关联的性能因素之间进行折中考虑,所以其工作频率和速度也只能达到一定的水平,难以实现超高频和超高速。另外,BJT在降低噪声方面也表现出尖锐的内在矛盾,因为基区掺杂浓度的提高和基区宽度的增大要受到一定的限制,故基极电阻不能做得很低,所以一般的BJT很难实现低噪声、特别是低噪声宽带的放大功能。20世纪50年代提出来的HBT(异质结双极型晶体管)是克服了常规BJT固有矛盾的一种双极型器件。HBT是由禁带宽度较大(大于基区的禁带宽度)的半导体作为发射区的一种BJT,即采用异质发射结的双极型晶体管。所用异质结的能带如图1所示。为了避免尖峰(电子势垒)对电子注入的影响,在HBT中一般采用图1(b)所示的缓变异质结。这种异质发射结注入电子的效率很高(≈1),因为空穴的反向注入几乎完全被额外的一个空穴势垒阻挡,即发射结的注入效率主要由结两边禁带宽度的差异所造成的一个额外的空穴势垒(高度为ΔEV)决定,而与发射区和基区的掺杂浓度基本上无关。因此,HBT可以在保持较高的发射结注入效率(～电流放大系数β)的前提下,容许提高基区的掺杂浓度和降低发射区的掺杂浓度,从而使器件的基区宽度调制效应得以减弱(可得到较高的Early电压VA)、基极电阻减小、大注入效应减弱、发射结势垒电容减小、发射区禁带宽度变窄效应消失,并可通过减薄基区宽度大大缩短基区渡越时间,所以能够实现超高频、超高速和低噪声的性能,从而提供最大的βVA值(Early电压-增益乘积,是模拟电路应用中最重要的参数之一),有利于微波应用。采用Ⅲ-Ⅴ族化合物半导体制作的HBT,就是最早进入毫米波领域应用的一种三端有源器件。2.2sige-hbt的性能SiGe-HBT是发射区用Si、基区用SiGe制作的一种异质结双极型晶体管,即采用Si/SiGe异质结作为发射结的晶体管。因为Si和Ge的电子亲和能相差不多(分别为4.00eV和4.05eV),则在Si/SiGe异质结中导带底的能量突变量ΔEC很小(一般可以忽略不计),主要是产生价带顶的能量台阶ΔEV(近似为SiGe合金与Si的禁带宽度之差ΔEg,大约为200meV)。因此,在Si/SiGe异质结中,通过禁带宽度的差异,造成一个较高的额外的空穴势垒,使空穴从SiGe区向Si区的注入受到抑制,从而极大地提高了Si/SiGe异质结注入电子的效率。将这种异质结用作n-p-n型HBT的发射结,可大大提高晶体管的电流放大系数,并使电流放大系数基本上与发射结两边的掺杂浓度无关。与化合物半导体HBT相比,SiGe-HBT具有许多特殊的优点:可以采用成熟的Si工艺技术,制作成本较低,易于集成;由于采用异质发射结,它可以在不必顾及放大系数降低的条件下采取各种措施,以提高频率和速度,同样能够实现超高频、超高速和低噪声的性能;同时,由于在基区中可通过Ge组分分布不均匀的手段来产生漂移电场,可进一步加快载流子渡越基区的过程,所以,SiGe-HBT的截止频率(fT)和最高振荡频率(fmax)都能够达到很高的水平,适合射频(RF)应用。自从1983年IBM首先研制出SiGe-HBT以来,现在采用Si工艺制作的SiGe-HBT的高频、高速性能已提高到接近III-V族化合物半导体HBT的水平(研究样品的fT达到360GHz,预计有可能超过400GHz;产品的fT和fmax超过了100GHz)。SiGe-HBT的低频噪声(1/f噪声)特性与Si-BJT的差不多,优于GaAs-MESFET和Si-MOSFET;而且,高频热噪声也因为基极电阻很小而明显降低。此外,SiGe-HBT的抗辐射性能在一定条件下比所有的Si器件都要优越。总之,通过这种硅基带隙工程,已经取得很好的成效,使SiGe-HBT突破了常规Si-BJT的许多性能极限。例如,对2GHz的SiGe-HBT低噪声放大器,在噪声系数为1dB时,增益达到5.5dB/mW。在宽带毫米波电路和高速数字电路中,SiGe-HBT的主要性能(fT和fmax)已经非常接近InP-HBT的水平。由于Si和GaAs的禁带宽度差别,SiGe-HBT的击穿电压(一般小于2V)通常低于GaAs器件,故SiGe-HBT比较适合高频小功率应用。尽管如此,因为异质发射结的电子势垒(高度为ΔEC)较低,则在相同集电极电流下的VBE较低,即在较低电压下可以获得较大的驱动电流,这就可以降低功耗,使SiGe-HBT在低直流电压下的功率附加效率(PAE)较高,适合应用于便携式领域(如PDA、笔记本电脑);并且,SiGe-HBT具有负的电流温度系数,温度稳定性较好,因此它也能够较好地适用于功率放大器。与GaAs器件(MESFET、HBT、HEMT)相比,在无线应用领域,SiGe-HBT的功耗几乎降低了50%,并且成本更低;在低噪声放大电路应用中,SiGe-HBT既具有与GaAs器件相当的性能,又具有与Si器件相同的特征和能力(在较低直流功率时)。由于SiGe-HBT具有这样一些优良的性能,所以它在个人数字通信、码分多址驱动放大器和振荡器(包括压控振荡器)等集成电路中有着广泛的用途。预计SiGe双极技术将有可能把硅基微电子技术的高频性能扩展到50GHz,不过,由于SiGe-HBT的击穿电压较低,很容易受到动态范围的限制。自从1995年研制出第一只C波段微波功率SiGe-HBT以来,原来一直被化合物半导体HBT占据的双极微波功率应用领域,也有可能逐渐被成本较低的SiGe-HBT取代。在制作n-p-nSiGe-HBT时,首先值得重视的是异质发射结的制作问题。因为Si与Ge的晶格常数相差较大(失配率f≈4.17%),并且Si与Si1-xGex合金的晶格失配率随着Ge组分x的增加而增大(f≈0.0418x),因此,制作晶格完整的Si/Si1-xGex异质结是不可能的,必将会在异质结界面出现所谓失配位错,这种位错对于Si/SiGe异质结的HBT、谐振隧穿二极管(RTD)和超晶格器件(SLD)等是不容许的。但是,采用外延技术(MBE或MOCVD)制备Si/Si1-xGex异质结时,可以通过控制生长膜的厚度,使Si1-xGex层与Si层之间通过弹性调节(价键弯曲)来保证不出现失配位错。当然,这时在异质结界面处存在应力(处于能量较高的不稳定状态);生长膜的厚度越大,积累的应力也越大,生长膜的厚度一旦达到某个厚度,积累的应力能够打断价键时,就会产生位错、释放应力。这种存在应力的薄膜称为赝晶膜(不具有严格的晶格周期性),赝晶膜的最大生长厚度称为临界厚度(厚度大小与材料的组分有关),赝晶膜的生长称为赝形生长或者共度生长。所以,在制作Si/Si1-xGex发射结时,应该限制生长膜的厚度,不要超过临界厚度,以免产生晶格弛豫(释放应力而出现位错)。例如,在Ge组分x为0.2时,临界厚度大约为20nm。对于Si/SiGe-HBT,当SiGe基区厚度超过临界厚度时,基极电流增加,这就是由于出现了失配位错的缘故。其次,在制作n-p-nSiGe-HBT时,需要重视的是SiGe基区中的问题:一是基区中Ge组分的分布形式,二是基区中杂质硼(B)的外扩散现象。通过仔细优化SiGe基区中Ge组分的分布,可以做到器件在大注入条件下也不会产生基区扩展效应(Kirk效应),能够维持其最高的fT和fmax,同时,NFmin也较低。虽然杂质B在SiGe中的扩散系数比在Si中小得多(约为Si中扩散系数的1/4),但是,在较高温下,也将有相当严重的外扩散现象,导致p-n结(特别是集电结)的位置发生变化,从而影响到器件的性能;这可以通过优化基区结构来加以减弱,即适当增加集电结处本征SiGe的厚度和适当减小掺B基区的厚度,让集电结落在Ge组分较高的区域内,就能够得到很高的βVA值。2.3sige-bicmos工艺在SiGe技术中,一个重要的发展方向就是把应用于RF电路的SiGe-HBT和应用于数字电路的Si-CMOS结合起来,即把模拟和数字功能集成到一个芯片上,实现所谓SiGe-BiCMOS技术。与标准的Si-BiCMOS技术相比,SiGe-BiCMOS技术在低噪声放大电路中不仅可以提供优良的性能,而且还较容易集成。现在,SiGe-BiCMOS已经进入批量生产阶段。IBM的每一代SiGe-BiCMOS工艺,在器件、金属化(互连)、ASIC系统方面均与该公司相关的CMOS工艺兼容。2005年,RF-MICRODEVICE公司提供的一种适合蓝牙、手机、1.5GHzGPS应用的低噪声放大器产品(RF2472)就是采用SiGe-BiCMOS技术生产的,其主要参数为:增益14dB(2.4GHz时),噪声系数1.5dB(2.4GHz时),工作频率范围为0.5～6GHz。SiGe产品的性能能够很好地应用于RF-CMOS,则成本和市场因素也将激化SiGe在RF-CMOS工艺中的运用。若采用0.13μmSiGe-BiCMOS工艺,即可综合n-MOSFET的优点和SiGe-HBT的速度特点,实现30～80GHz低电压小功率毫米波IC。在毫米波应用领域,未来一段时间里,化合物半导体仍将占据主导地位。但是,SiGe将在高达40GHz的应用中挑战InP-HBT。利用SiGe技术也能够制作出性能优异的高速A/D转换器。2005年,TI公司提供的13位、210MSPS的SiGeA/D转换器(ADS5440)产品,就是采用SiGe-BiCMOS技术生产的。现在,SiGe-HBT主要应用于无线和有线通信领域,并且又以无线通信中的应用最为广泛。这里包括七大应用市场:移动通信系统、高速有线(热点是光纤通信)网络、硬盘驱动、蓝牙、WLAN、GPS和数字机顶盒。现在的移动通信正在由第二代数字手机和数字无绳系统向第三代过渡,而第四代移动通信将要求更高的频率和速度(在高移动速度时的信息速率>2Mbit/s)。由于SiGe-HBT能够为无线系统提供其所需的高速、高频性能,同时也可以在同一个芯片上以较低的成本集成多种功能(模拟、RF、数字等)的电路,所以,SiGe-HBT比较适合RF通信系统的高端区(如PCS、GSM等)应用(CMOS将占据寻呼机、无绳电话等低端区的应用领域)。SiGe半导体公司称,2006年,RF-SiGe产品在WLAN、GPS和GSM等应用市场上已经全面开花,非常喜人,并且在标准产品中差不多都集成了SiGe的WiMAX收发器。对于很多无线应用的模拟电路而言,采用0.5μm和0.25μm的SiGe-BiCMOS工艺是比较合适的。因为对于这种集成度较高的模拟-数字混合信号电路,在实现了半导体器件的高频、高速性能之后,重要的是制作出精度较高的无源元件。例如,电路中的电阻,一般的单晶硅和多晶硅电阻均不能满足要求(误差均为10%),往往需要采用薄膜电阻(在金属互连和内部介质钝化之后再来制作)。又如,螺旋电感,需要通过加厚金属和采用多层厚金属,以及在电感器下做深槽、多晶硅屏蔽接地等措施来改进性能。采用这些技术得到的无源元件都远远优于传统CMOS工艺的结果,与GaAs-IC相当。近10多年来,SiGe-HBT单片集成电路(MMIC)和SiGe-BiCMOS电路都得到了很大的发展,水平也不断提高,为混合信号系统的集成奠定了基础。SiGe-HBT技术由于其优异的频率特性、温度特性和抗辐照特性,以及与传统硅工艺的兼容性,尤其是与CMOS工艺兼容等优点,在短短的20年间,在微电子技术领域内取得了最为迅速的发展。随着技术的不断完善和应用领域的不断扩展,SiGe技术正在成为实现混合信号通讯系统集成(SoC)的优选技术平台。SiGe-BiCMOS的优势在于它可以集成高功率SiGe-HBT于最新技术水平的CMOS器件。另外,SiGe-HBT还可以降低功耗以满足用户的需求。SiGe-BiCMOS工艺在单片低功耗、低成本、高集成的激烈竞争中已经脱颖而出,成为一个有力的竞争者。3SiGe-FET3.1提高载流子迁移率为实现场效应集成电路的超高频和超高速性能,就需要提高其中场效应晶体管(FET)的载流子迁移率。实际上,从某种意义上来说,增强载流子迁移率的措施是一种必不可少的手段。因为信号在集成电路中传输的延迟时间τd与信号的逻辑电压摆幅Vm和载流子迁移率μ成反比,即:τd∝CL/(μVm)式中,CL是负载门扇出的输入电容与寄生电容之和。逻辑门开关工作所耗散的能量(为Pdτd)必须大于使电容CL的状态能够发生转换的能量(即等于CL所存储的能量),即有:Pdτd=CLVm2/2可见,信号传输的延迟时间与逻辑电压摆幅成反比,而开关能量却与逻辑电压摆幅的平方成正比。这表明,缩短信号传输的延迟时间和降低开关能量,在对逻辑电压摆幅的要求上是矛盾的。因此,为了保证集成电路能够稳定地工作,不致因发热而受到影响,应当适当地降低逻辑电压摆幅(以减小开关能量);但与此同时,为了保证集成电路具有较高的工作速度,只有提高载流子的迁移率来缩短信号传输的延迟时间。所以,超高速场效应逻辑集成电路必须采用具有较高载流子迁移率的器件。实际上,对于以沟道长度缩小到65nm数量级的MOSFET为基础的ULSI而言,电路的功耗已经成为一个限制其性能的重要因素。为此所采取的各种新型器件结构、新型材料和新型工艺技术,多数情况下也是为了增强载流子的迁移率,降低逻辑电压摆幅,以达到避免功耗限制的目的。特别是对于ULSI的基本器件——CMOS而言,提高其中空穴的迁移率更加具有重要的意义。由于Si中电子的迁移率是空穴的2.5倍,p-MOSFET的典型电流值大约是n-MOSFET的一半,所以造成在Si-CMOS技术中产生两大问题:一是在设计CMOS时,为了保证通过PMOSFET和NMOSFET电流的一致性,必须将PMOSFET的栅极宽度增大2.5倍,这就导致芯片面积增大,寄生电容增加,影响速度、集成度和成本;二是Si-CMOS器件及其电路的最高工作频率和速度将受其中PMOSFET性能的限制。因此,在发展射频CMOS集成电路和特大规模CMOS集成电路中,设法提高半导体中空穴的迁移率是微电子研究领域中的一项前沿性重要课题。尽管多年来为了缩短信号传输的延迟时间,人们都在不断地致力于缩短沟道长度(现在MOSFET的沟道长度已缩短到深亚微米、纳米尺寸),但是,若要再继续缩小下去,将会受到若干因素的制约。这一方面是加工工艺能力的限制,另一方面是器件物理效应(例如短沟道效应、DIBL效应、热电子效应等)的限制。虽然现在也提出了许多新技术来突破这种限制,例如高介电常数(高k)栅技术和Cu互连技术。但是,这些新技术只能在一定程度上缓解尺寸缩小所带来的不良影响,都是不得已而为之,并不能从根本上改善半导体材料本身的性能。所以,着眼于增大半导体材料本身的载流子迁移率才是一项从根本上解决问题的重要措施。总之,增强载流子迁移率对于进一步提高场效应器件和电路的性能是非常重要,甚至是必须的。可以说,增强载流子迁移率是新一代微电子器件和电路技术发展的一个重要方向。3.2调制掺杂异质结虽然GaAs等化合物半导体的电子迁移率高于Si(GaAs比Si约高6倍),由它们制作的n型场效应晶体管也具有相当好的微波性能(例如,GaAs-MESFET可以工作到毫米、乃至亚毫米波段),但是,它们的集成电路却最高只能达到Ku波段;这主要还是由于它们的载流子迁移率仍然不够高的缘故。对于p型场效应晶体管,化合物半导体与Si差不多(因为它们的空穴迁移率差别不大)。所以,为了实现超高频和超高速集成电路,就连化合物半导体,特别是p型半导体,也必须进一步提高载流子迁移率。为此发展出来的所谓调制掺杂异质结,就是一种能够获得高载流子迁移率的结构。它所采用的异质结形式是突变异质结(图1(a))。由于其中的势阱(沟道)层是不掺杂的本征层,即消除了电离杂质散射中心的影响,因此,其中的载流子迁移率远高于体材料的迁移率。现在已经广泛使用的HEMT(高电子迁移率晶体管)或PHEMT(赝晶高电子迁移率晶体管),就是一种使用调制掺杂的化合物半导体异质结(例如n-AlGaAs/i-GaAs异质结)来制作的场效应器件(类似于结型栅FET),称为调制掺杂场效应晶体管(MODFET)。由于这种异质结的MODFET具有微波、低噪声、高线性度等优良性能,已制成微波功率放大器和微波低噪声放大器等模拟电路,在模拟微电子技术中得到了广泛的应用。像HBT一样,由HEMT也可以构成毫米波集成电路(由频率较高的GaAs-MESFET构成的集成电路只能达到Ku波段)。在MODFET中采用调制掺杂的SiGe/Si异质结来代替化合物半导体异质结,也同样可以获得超高频、超高速性能,并且还可利用成熟的Si工艺,使制作成本降低,同时还便于大规模的集成。现在,SiGe-MODFET技术已经成为SiGe/Si异质结FET中开发的热点,受到人们极大的关注。3.3应变si/sige-mosf在SiGe场效应器件和电路的技术中,要提高载流子的迁移率,除了可以采用调制掺杂异质结技术来实现以外,还可以采用特殊的所谓应变工程技术来实现。众所周知,现在Si-CMOSIC随着特征尺寸的不断缩小,性能和集成度也相应地不断提高。预计到2024年,最小特征尺寸将达到10nm;到2010,DRAM的集成规模将达到64Gbit。这是由于在缩小尺寸时所产生的许多器件物理的和工艺技术的问题都将有可能陆续地通过引入若干新技术而得到适当解决的缘故。除了高介电常数(高k)栅技术和Cu互连技术以外,另外一项极其重要的新技术就是应变工程技术,即在晶体中通过引入应变来大大提高载流子迁移率的技术。它是Si1-xGex能带工程中一个重要的内容。实际上,无论是SiGe-HBT,还是SiGe-MODFET,在所采用的Si/Si1-xGex异质结中也必须引入晶体应变,以避免出现失配位错。因此,应变工程技术也伴随着Si/Si1-xGex异质结的应用而发展起来。1992年就已经证实了,在Si-MOSFET的n型沟道中引入适当形式的应变之后,可以使沟道电子的迁移率提高70%。一般来说,压应变可以提高空穴的迁移率,张应变可以提高电子的迁移率。常用的应变半导体材料是应变Si(SS)薄膜或者应变SiGe(SSG)薄膜。由于应变半导体材料的载流子迁移率较高,所以能够直接在应变Si或应变SiGe半导体上制作出性能优异的MOSFET。当然,对于SiGe-MODFET,其中合适的应变也能够进一步增强本征沟道中载流子的迁移率。SiGe应变工程技术不仅在改善载流子迁移率上具有很好的效果,而且在工艺技术上也与常规的VLSI工艺基本相容,同时,在应变的引入方式上也较为方便。另外,令人更感兴趣的是,容易通过引入应变来增强空穴的迁移率(可以提高约50%),这对于CMOS技术的发展显然具有重大的实用价值(因为应变增大了p-MOSFET的驱动性能,并使其能够与n-MOSFET在性能上匹配得更好)。由于这种迁移率增强效应,Si/Si1-xGex-MOSFET和应变Si-MOSFET的性能要优于通常的Si-MOSFET。即使在深亚微米领域,数值模拟显示,Si/SiGe-MOSFET也可提供优良的性能,并且在SiGe沟道异质结构MOSFET(SiGe-HFET)的源端观察到速度过冲现象。因此,SiGe器件可以对极小尺寸的Si-CMOS起替代或者补充的作用。从大规模集成电路技术的发展上来看,可以说,SiGe半导体(包括应变Si)是一种能延续摩尔定律有效性的新型半导体材料。半导体中之所以在引入应变后能够提高载流子的迁移率,就是因为应变使晶格发生了畸变,从而改变了半导体的能带结构,导致有效质量减小和带间散射几率降低,所以提高了载流子的迁移率。这实际上就是一种能带结构工程。对于n型Si-MOSFET沟道中的载流子——二维电子气(2-DEG)来说,它们一般是处在能量差(ΔE)不大的两组能谷之中,即2度简并能谷Δ2(其中的载流子沿沟道方向的有效质量较小)和4度简并能谷Δ4(沿沟道方向的有效质量较大)中,总的有效质量由这两组能谷中的电子数量决定(参见图2)。如果沿沟道表面方向存在应力作用,则Δ2将会下降、Δ4上升,即ΔE增大。ΔE与应力大小有关,对于在弛豫Si1-yGey上生长的应变Si沟道而言,经验关系为ΔE≈0.6y(eV),y为Ge组分。由于应力使2度简并能谷变得很低,故沟道中的大多数电子都将处于该能谷内,从而使总的电子有效质量相应变得较小;同时,由于应力使2度与4度简并能谷之间的能级差ΔE增大,造成散射的始态与末态之间的能量差变大,降低了不等价能谷之间的散射几率,所以,沟道中应力的作用可以提高2-DEG的迁移率。这就是所谓的二维子能带结构工程。此外,应变导致n型Si-MOSFET沟道2-DEG迁移率增强的另一个原因,就是应变Si沟道中电子遭受的Coulomb散射作用减小。因为随着Ge组分x(即应变)的增加,能谷分裂(即ΔE)增大,则在2度简并能谷中的电子数量增多,这就增强了电子对处于MOS界面上的陷阱电荷的屏蔽作用,从而降低了Coulomb散射作用,使迁移率得以提高。对于p型Si-MOSFET沟道中的载流子——二维空穴气(2-DHG)而言,应变增强Si沟道中空穴迁移率的机理,可从应变对价带结构的影响来加以简单的解释。因为当晶体受到双轴应力(可分解为均匀的流体静应力和有方向性的单轴应力两个分量)作用时,其中的单轴应力分量将使晶体的对称性遭受破坏,使能带的简并得以解除(即价带顶处的重空穴带和轻空穴带发生分裂),导致带间散射几率降低;而流体静应力将会引起价带中各个能带(主要是重空穴带和轻空穴带,自旋-轨道带只有在大应力时才参与)之间的耦合,使价带的结构发生畸变,导致空穴的有效质量减小。这两个因素导致了空穴迁移率的增大。分析表明,在p型Si-MOSFET中,室温下,空穴迁移率可增加50%,90K低温下可增加100%。并且,由于有效质量受应力的影响,应力层中的载流子迁移率呈现出各向异性的特点。图2示出应变对导带能谷和价带结构影响的一般情况。现在,有人认为,对于沟道长度≤45nm的器件,可以不使用高k介质栅和金属栅等技术,也许不一定使用SOI衬底,但应变工程却是一项必不可少的技术。因此,应变工程对于微电子技术的进一步发展具有重要的意义。在Si基微电子技术中,对沟长为0.1μm的应变P型SiGe-MOSFET的研制表明,其中空穴的迁移率在室温下达到1300cm2/V·s,是体硅P型MOSFET中的6倍,相应器件的峰值跨导为237mS/mm,fT及fmax分别为10GHz和18GHz。可见,应变增强迁移率带来的器件性能改善是十分显著的。一般来说,与相同特征尺寸的无应力器件相比,应变能使芯片的整体速度提高40%。在〈100〉晶面CMOS器件上,应变可使n-MOSFET和p-MOSFET的输出漏极电流分别提高20%和10%。与此同时,Si基应变技术的采用,可以大大增强n-MOSFET和p-MOSFET在结构和性能上的对称性,使CMOS的总体性能获得很大的提高。应变工程的采用还可以降低源/漏串联电阻。这就使得在维持电路性能的同时,可以降低动态功耗。例如,在保持频率性能的前提下,通过提高迁移率,可将漏极电压VDD从1.2V降到1V。在不考虑寄生电阻和载流子速度限制时,通过SiGe技术增强迁移率的措施,有可能将CMOS的性能提高25%～50%。今后,SiGe-MOSFET应变技术的发展方向之一是进一步提高SiGe合金中的Ge含量,以更好地发挥应变的作用。当然,如果能够实现Ge沟道MOSFET,那将是非常理想的事情(因为Ge的载流子迁移率比Si高得多)。不过,在现阶段,此种设想还面临许多工艺技术上的难题。3.4应变sisi沟道直接应变主动应力p-mosf在Si中引入应变的方法可有许多种。利用Si与Ge晶格常数的失配,通过赝晶生长,即可在异质结中直接引入应变。也可利用其他材料与Si晶格的失配,通过覆盖薄膜(如在栅极上覆盖Si3N4介质薄膜)来引入应变。例如,在n-MOS晶体管中,覆盖能产生拉伸应变的介质层;在p-MOS晶体管中,覆盖能产生压缩应变的介质层,都可达到提高载流子迁移率的目的。另外,采用沟槽隔离、金属硅化物和选取适当的源/漏电极材料等方法,也可以产生应变。在MOSFET沟道中引入应变的工艺技术大体上可分为两类:a)衬底致双轴应变:利用外延层与衬底晶格常数的差异,在弛豫SiGe缓冲层上生长应变Si膜。其优点是所产生的双轴应变在n-MOSFET和p-MOSFET中都可应用,而且能同时提高它们的性能;缺点是只有在低电场和高应变情况下才有效,并且其功效随栅长的缩短而降低。b)工艺致单轴应变,即通过晶体管周围的薄膜和结构产生应变;例如生长压应变Si3N4膜、植入SiGe、张应变浅沟槽隔离等。一般来说,工艺致单轴应变技术优于衬底致双轴应变,因为对于p-MOSFET,在较低应变和高垂直电场下,即可显著提高空穴的迁移率(价带的扭曲变形对单轴应变较敏感),这可避免因大应变而发生应变弛豫的不良影响。另外,还可采用所谓全面应变的技术,即采用多种方法使整个半导体晶片都产生应变。但由于这种技术会产生缺陷和较难集成,故一时还难以用于生产,不过在某些方面可能是对单轴应变技术的一种补充。目前,应变工程研究的重点在p-MOSFET上,因为通过提高空穴迁移率改善CMOS器件的性能是当务之急。已证实采用应变工程技术最具有可生产性和较好的性价比,并已经首先应用于90nm节点的电路生产中。中国学者在最近以较低的制作成本和易于实现的工艺,研制出栅长35nm、应变Si沟道的SiGe-p型MOSFET,其空穴迁移率提高了43%。现在,不仅在若干器件和电路中采用了应变Si(SiGe)沟道工程技术,并且也已取得了很好的效果。通过工艺技术,将现有各种应变材料的优势结合起来并加以发挥,自然会进一步提高器件的性能。直接制作在绝缘体上的应变硅(衬底应变)与嵌入式SiGe源-漏及衬底应力材料的结合,可以实现混合应变p-MOSFET。已经证明,通过使用埋层SiGe沟道和应变SOI衬底等应变技术,即使不采用金属栅,也可以获得性能良好和可靠的p-MOSFET。最近已有报道,采用Ge浓缩技术,在SOI的应变超薄体上制作的p-MOSFET,其饱和驱动电流由于应变而提高38%以上。2004年,Intel采用90nm工艺制作出应变Si-CMOS奔4处理器,最高工作频率达3.4GHz。同年,AMD公司采用应变Si技术制作的64位微处理器,工作频率提高7%,对Athlon64,工作频率可提高12%。2005年,Intel公布了运用全硅化NiSi栅与单轴应变Si技术的CMOS器件(栅长35nm,栅绝缘膜厚度1.2nm),电流驱动能力改善了约20%。2007年,Intel在45nm技术中同时采用应变Si技术、高K栅、金属栅和三栅晶体管技术来提高器件性能。采用应变Si技术,可使300mmSi片生产的产品性能提高30%～60%,而工艺复杂度和成本却只增加1%～3%。包括应变Si在内的SiGe技术现在已经被应用于90nm、65nm、45nm的高性能逻辑电路生产。3.5应变si与ubt工艺集成的必要性对于Si基场效应器件及其电路,为了增强载流子迁移率,除了采用应变工程技术以外,也从其他许多方面进行了研究。已经证实,超薄体(UTB)器件结构和混合晶向技术(HOT)是很有价值的技术。实际上,从增强载流子迁移率来看,UTB与应变工程技术都属于所谓二维子能带结构工程;而HOT则属于衬底材料结构的工程技术。a)超薄体(UTB)技术:UTB-Si场效应器件的特点就是其沟道厚度小于表面反型层的厚度。沟道中的载流子由于量子限域效应,使二维导带的2度简并能谷和4度简并能谷之间的能级差增大,造成2度简并能谷中的电子数量增多,同时也使能谷间散射的几率减小,从而提高了电子的迁移率。但这只是理想情况,实际上,由于超薄体的表面散射等工艺技术原因,较难达到提高载流子迁移率的目的;况且,实际上,现在采用UTB技术的主要目的并不是着眼于增强载流子迁移率,而是为了从器件结构上抑制短沟道效应和DIBL效应等,以改善微小尺寸器件的性能。对于UTB-SOI器件,例如鳍形场效应晶体管(FinFET),因为受超薄硅沟道的限制,源/漏结的深度自然变浅,则可以抑制源漏耦合和短沟道效应,同时也可以改善其他电气性能。所以,UTB技术主要是一种器件结构的改进技术,一般并不着意提高半导体材料本身的性能。当然,如果把UTB技术与增强载流子迁移率的应变Si技术结合起来,也可以有效地提高载流子迁移率。UTB技术对于发展常规纳米器件及其集成电路具有重要的意义。b)混合晶向技术(HOT):HOT是通过衬底和沟道的取向最佳化来提高载流子迁移率的一种方法。因为在(110)晶面的〈110〉方向上的空穴迁移率最高,其峰值超过(100)晶面上的两倍(这是由于价带具有高度各向异性而使空穴迁移率也具有很大各向异性的缘故)。常规的CMOS都是制作在(100)晶面衬底上的,因为该晶面的Si/SiO2界面电荷密度较低,而且电子的迁移率最高,但是,空穴的迁移率则不然;虽然在(100)衬底上适当改变p-MOSFET的沟道取向,可以改善p-MOSFET的性能,然而,更好的应该是改变衬底晶面本身的取向——采用(110)晶面。但是,(110)晶面的衬底对于n-MOSFET完全不合适(不管在什么晶向上)。所以,就发展出HOT技术——同一衬底上有两种取向的晶面,将n-MOSFET制作在(100)晶面上,而将p-MOSFET制作在(110)晶面上。现在,因为HOT的制造工艺与常规VLSI工艺的兼容性好,故受到人们的重视;但是,仍然存在许多器件设计和工艺集成方面的问题,例如:器件隔离、外延的质量和失配、SOI和体器件的混合、逻辑电路和SRAM的性能冲突(因β变化所致)等;另外,值得注意的是,(110)晶面取向所带来的问题,例如HOT衬底的制备、栅极氧化物的稳定性、离子注入掺杂、(110)衬底上的工艺诱生应变效应等。此外,也可以将应变Si(SiGe)技术与UTB技术、HOT技术结合起来,充分发挥其各自的优势以及它们增强载流子迁移率的共同作用。不过,总的来看,与各种增强载流子迁移率的技术相比,应变Si(SiGe)工程也许是最有实用价值的一种重要技术。3.6si/sige-fet器件的特性SiGe-异质结FET(SiGe-HFET)是第二代SiGe-MOS器件。它也是利用SiGe能带工程来调整带隙和晶格常数的差别以产生应变,这充分地发挥了调制掺杂结构和应变工程的长处。它是一种二维电子气(2-DEG)和二维空穴气(2-DHG)的应变沟道FET,其中的载流子迁移率大大超过体Si。对于n型SiGe-HFET(应变n型沟道MODFET),要求是张应变的沟道,则必须采用Si1-xGex虚拟衬底(即弛豫Si1-xGex缓冲层)来生长应变沟道层;器件的量子阱(沟道)深度将随着虚拟衬底中Ge组分的增加而增大,并且可在沟道中适当地进行n型或p型掺杂,以调整其阈值电压;该MODFET的电子迁移率可比n-MOSFET提高80%左右。2001年,IBM、STM、Hitachi、Motorola等公司宣布,该器件将是市场开辟的下一个目标。对于p型SiGe-HFET(应变p型沟道MODFET),要求是压应变的Si1-xGex沟道(量子阱),这种量子阱可在弛豫Si衬底或在Si1-yGey(x>y)虚拟衬底上生长得到。由于SiGe-HFET具有很高的载流子迁移率,典型值已经超过2000cm2/V·s,这比90nmCMOS中的迁移率(不到200cm2/V·s)要大得多,因此,这种器件具有高速、高跨导、低噪声和高线性度等优良特性。对于生长在弛豫SiGe缓冲层上的应变硅层,可同时获得较高的电子迁移率和空穴迁移率,有利