数字电路第4章(5加法器)-2

第四章组合逻辑电路本章主要内容4.1概述4.2组合逻辑电路的分析和设计

4.3若干常用的组合逻辑电路

4.4组合逻辑电路中的竞争－冒险现象

编码器译码器数据选择器（多路选择器）、数据分配器加法器数值比较器§4.3常用的组合逻辑电路

MSI组合部件具有功能强、兼容性好、体积小、功耗低、使用灵活等优点，因此得到广泛应用。本节介绍几种典型MSI组合逻辑部件的功能及应用：加法器分类：

一位加法器多位加法器

两个二进制数的加、减、乘、除运算，在计算机中都化为若干步加法运算进行.因此，加法器是构成算术运算器的基本单元。一、1位加法器1.半加器半加器是只考虑两个1位二进制数相加，不考虑低位的进位。其真值表为：输出端的逻辑式为:输入输出ABSCO0000011010101101逻辑电路及逻辑符号如图所示:逻辑电路逻辑符号2.全加器全加器除了加数和被加数外，还要考虑低位的进位。即:将对应位的加数A，B和来自低位的进位CI三个数相加,得到和S、以及向高位的进位CO.真值表为:利用卡诺图，采用合并0的方法，输出端的逻辑式为:输入输出ABCISCO0000000110010100110110010101011100111111双全加器74LS183的内部电路：S=

(A'B'C'I+A'BCI

+AB'CI

+ABC'I

)'

=

(A'B'C'I+ABC'I+A'BCI

+AB'CI

)'

=[(A•B)

C'I+(A+B)

CI]'

=

[(A+B)'

C'I+(A+B)

CI

]'

=

[(A+B)•CI]'

=(A+B)+CI

全加器可由两个半加器和一个或门组成：ABSCOCO∑CI（a）逻辑电路（b）逻辑符号ABCO∑SCOCO∑CI半加器的输出函数：全加器的输出函数：二、多位加法器1.串行进位加法器（行波进位加法器）

下图所示电路为4位全加器，由于低位的进位输出接到高位的进位输入，故为串行进位加法器。两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n位二进制数相加用n个全加器。只要将低位的进位输出CO接到高位的进位输入CI。串行进位加法器结构简单，但运算速度慢（每一位的相加结果都必须等到低位的进位产生以后才能建立起来,要经过4级门的延迟时间）。应用在对运算速度要求不高的场合。输出逻辑式为：2.超前进位加法器为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是超前进位（CarryLook－ahead）加法器，也成快速进位（Fastcarry）加法器。1111110011101010100110110010100110000000COSCIBA输出输入由全加器真值表可知，高位的进位信号CO的产生是在两种情况下：①在A·B＝1；②在A+B=1,且CI=1。故向高位的进位信号为:设Gi＝AiBi为进位生成函数，

Pi＝Ai＋Bi为进位传递函数，

则上式可写成:和为：COi与Si仅仅是输入Ai、Bi的函数74LS283就是采用这种超前进位的原理构成的4位超前进位加法器，其内部电路如图所示超前进位加法器提高了运算速度，但同时增加了电路的复杂性，而且位数越多，电路就越复杂。超前进位加法器：74LS283相加结果读数为

C3S3S2S1S04位二进制加数B输入端

4位二进制加数A输入端低位片进位输入端“本位和”输出端向高位片的进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑74LS283逻辑符号三、用加法器设计组合逻辑电路全加器除了作二进制加法外，还可以做乘法运算、码制变换、及实现8421BCD码的加法运算等。如果能将要产生的逻辑函数能化成输入变量与输入变量相加，或者输入变量与常量相加，则用加法器实现这样逻辑功能的电路常常是比较简单。例1:试用一位全加器完成二进制乘法功能以两个两位二进制数相乘为例:A=A1A0B=B1B0P=AB=A1A0×B1B0P0=A0B0P1=A1B0+A0B1P2=A1B1+

C1P3=

C2P1不能用与或门实现，与或门不可能产生进位位。C1

为A1B0+A0B1的进位位。C2为A1B1+C1的进位位。×A1A0B1B0A1B0A0B0A0B1A1B1C1C2+P0P1P2P3思考:为什么片1的Ci

、片2的B要接地?P0=A0B0P1=A1B0+A0B1P2