【数字电路实验】指导书

西安翻译学院信息工程系试验中心名目第一局部 试验根底学问— 试验的根本过程 3二 试验操作标准和故障检查方法 4三 数字电路试验箱简介 6\l“_TOC_250008“其次局部 根本试验\l“_TOC_250007“试验一 规律门电路的规律功能及测试 7\l“_TOC_250006“试验二 组合规律电路的设计 10\l“_TOC_250005“试验三 数据选择器及应用 12\l“_TOC_250004“试验四 译码器及应用 14\l“_TOC_250003“试验五 字段译码器规律功能测试及应用 16\l“_TOC_250002“试验六 触发器 19\l“_TOC_250001“试验七 计数器及其应用 22\l“_TOC_250000“试验八 移位存放器功能测试及应用 25试验九 555定时器 28附录：常用集成电路引脚功能图 32第一局部 实验基础知识随着科学技术的进展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一应用。因此，需要配有肯定数量的试验，才能把握这门课程的根本内容，生疏各单元电路实际问题的力量，树立科学的工作作风。一.试验的根本过程试验的根本过程，应包括：确定试验内容、选定最正确的试验方法和试验线路、拟出较好和规律，可以收到事半功倍的效果，对于完成每一个试验，应做好试验预习、试验记录和试验报告等环节。〔一〕 试验预习认真预习是做好试验的关键。预习好坏，不仅关系到试验能否顺当进展，而且直接影响根本原理，把握有关器件使用方法，对如何着手试验做到心中有数，通过预习还应做好试验前的预备，写出一份预习报告，其内容包括：绘出设计好的试验电路图，该图应当是规律图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。拟定试验方法和步骤。拟好记录试验数据的表格和波形座标。列出元器件单。〔二〕 试验记录试验记录应包括如下内容：试验任务、名称及内容。试验数据和波形以及试验中消灭的现象，从记录中应能初步推断试验的正确性。记录波形时，应留意输入、输出波形的时间相位关系，在座标中上下对齐。试验中实际使用的仪器型号和编号以及元器件使用状况。〔三〕 试验报告根本功训练，它能很好地稳固试验成果，加深对根本理论的生疏和理解，从而进一步扩大学问面。试验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容应包括试验目的、试验内容和结果、试验使用仪器和元器件以及分析争论等，其中试验内容和结果是报告的主要局部，它应包括实际完成的全部试验，并且要按试验任务逐个书写，每个试验任务应有如下内容：试验课题的方框图、规律图〔或测试电路、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。试验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应充分示意画出。试验结果分析、争论及结论，对争论的范围，没有严格要求，一般应对重要的试验现试验中有何收获，可谈一些心得体会。二.试验中操作标准和常见故障检查方法试验中操作的正确与否对试验结果影响甚大。因此，试验者需要留意按以下规程进展。搭接电路时，应遵循正确的布线原则和操作步骤〔即要依据先接线后通电，做完后，先断电再拆线的步骤。把握科学的调试方法，有效地分析并检查故障，以确保电路工作稳定牢靠。认真观看试验现象，完整准确地记录试验数据并与理论值进展比较分析。试验完毕，经指导教师同意后，可关断电源撤除连线，整理好放在试验箱内，并将试验台清理干净、摆放干净。布线原则和故障检查时试验操作的重要问题。(一)布线原则：应便于检查、排解故障和更换器件。在数字电路试验中，有错误布线引起的故障，常占很大比例。布线错误不仅会引起电路故障，严峻时甚至会损坏器件，因此，留意布线的合理性和科学性是格外必要的，正确的布线原则大致有以下几点：接插集成电路芯片时，先校准两排引脚，使之与试验底板上的插孔对应，轻轻用力将芯片插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。不允许将集成电路芯片方向插反，一般IC的方向是缺口〔或标记〕朝左，引脚序号从左下方的第一个引脚开头，按逆时钟方向依次递增至左上方的第一个引脚。导线应粗细适当，一般选取直径为0.6～0.8mm的单股导线，最好承受各种色线以区分不同用途，如电源线用红色，地线用黑色。布线应有秩序地进展，随便乱接简洁造成漏接错接，较好的方法是接好固定电平点，如电源线、地线、门电路闲置输入端、触发器异步置位复位端等，其次，在按信号源的挨次从输入到输出依次布线。连线应避开过长，避开从集成器件上方跨接，避开过多的重叠穿插，以利于布线、更换元器件以及故障检查和排解。当试验电路的规模较大时，应留意集成元器件的合理布局，以便得到最佳布线，布线时，顺便对单个集成器件进展功能测试。这是一种良好的习惯，实际上这样做不会增加布线工作量。应当指出，布线和调试工作是不能截然分开的，往往需要交替进展，对大型试验元器件很多的，可将总电路按其功能划分为假设干相对独立的局部，逐个布线、调试〔分调，然后将各局部连接起来〔联调。(二)故障检查试验中，假设电路不能完成预定的规律功能时，就称电路有故障，产生故障的缘由大致可以归纳以下四个方面：操作不当〔如布线错误等〕设计不当〔如电路消灭险象等〕元器件使用不当或功能不正常仪器〔主要指数字电路试验箱〕和集成器件本身消灭故障。因此，上述四点应作为检查故障的主要线索，以下介绍几种常见的故障检查方法：查线法：由于在试验中大局部故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排解故障的有效方法。应着重留意：有无漏线、错线，导线与插孔接触是否牢靠，集成电路是否插牢、集成电路是否插反等。观看法：用万用表直接测量各集成块的Vcc

端是否加上电源电压；输入信号、时钟脉冲等是否加到试验电路上，观看输出端有无反响。重复测试观看故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而推断出是否是插座板、集成块引脚连接线等缘由造成的故障。信号注入法在电路的每一级输入端加上特定信号，观看该级输出响应，从而确定该级是否有故障，必要时可以切断四周连线，避开相互影响。信号寻迹法可屡次输入不同信号。替换法对于多输入端器件，如有多余端则可调换另一输入端试用。必要时可更换器件，以检查器件功能不正常所引起的故障。动态逐线跟踪检查法对于时序电路，可输入时钟信号按信号流向依次检查各级波形，直到找出故障点为止。断开反响线检查法检查。出来，则应首先检查供电状况，假设电源电压已加上，便可把有关输出端直接接到0—1显示器上检查，假设规律开关无输出，或单次CP无输出，则是开关接触不好或是内部电路坏了，一般就是集成器件坏了。需要强调指出，试验阅历对于故障检查是大有帮助的，但只要充分预习，把握根本理论和试验原理，就不难用规律思维的方法较好地推断和排解故障。三、TDS-4型数字系统综合试验平台简介TDS-4TTLGAL;高密度可编程器件等一系列试验，同时可以做单片机试验，协作两块扩展板可以完成肯定的试验实训及课程设计试验。TDS-4面板上部由电源区、数字信号显示仪专用插座区、LED指示灯区、数码管区、图形液晶区、可编辑数字波形发生器区、小喇叭电路区组成。面板中部2DIP40,2DIP24，3DIP20,3DIP16,2DIP14孔插座。CPLDATF1508;EPM7128.(做试验时需将VCC+5V。)面板下部由键盘区、单脉冲区、规律电平区、固定频率时钟源区及电位器区构成。扩展板一〔元件库；扩展板二〔面包板。其次局部基本实验试验一 规律门电路的规律功能及测试一．试验目的TTLCMOS生疏各种门电路参数的测试方法。生疏集成电路的引脚排列，如何在试验箱上接线，接线时应留意什么。二、试验仪器及材料TDS-41〕CMOSCC4011二输入端四与非门1片 CC4071二输入端四或门 1片2〕TTL74LS86二输入端四异或门1片 74LS02二输入端四或非门1片74LS00二输入端四与非门1片 74ls125三态门 1片74ls04 反向器材 1片三．预习要求和思考题：预习要求：复习门电路工作原理及相应规律表达式。TTLCMOS三态门的功能特点。生疏所用集成电路的引线位置及各引线用途。multisim思考题TTLCMOS用与非门实现其他规律功能的方法步骤是什么？四．试验原理本试验所用到的集成电路的引脚功能图见附录。门电路是最根本的规律元件，它能实现最根本的规律功能，即其输入与输出之间存在肯定的规律关系。1—1TTL集成门电路的工作电压为“5V±10%TTL插型的集成电路，其管脚识别方法：将TTL集成门电路正面〔印有集成门电路型号标记〕正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1向数，依次为1、2、3、4······。如图1—11—21－3TTL1－4五.试验内容及步骤VccGND连接错。线连接好后经检查无误方可通电试验。TTLCMOSCMOSCC4071,TTL74LS0074LS021-2入端Ａ、Ｂ接规律开关，输入端Ｙ接发光二极管，转变输入状态的凹凸电平，观看二极1-11-1输输A0011入B0101YYY123CD407174LS0074LS02规律表达式规律功能TTL将74LS00和74LS02按图示1-3连线后，A输入端分别接地、高电平、悬空、与B端并接，观看当B端输入信号分别为高、低电寻常，相应输出端的状态，并填表1-2.TTL将TTL三态门74ls125和反相器按图1-4连线，输入端A、B、G分别接规律开关，输出G和输入信号AB1-3.表1-2输入输出AB74LS00Y174LS02Y2接地01高电平01悬空悬空0101表1-3GA表1-3GABY表达式001010101110按各步骤要求填表。TTLCMOS门电路有什么特点，总结他们多多余端的处理方法。说明三态门有什么特点。试验二组合规律电路的设计一、试验目的把握组合规律电路的设计方法及功能测试方法。生疏组合电路的特点。二、试验仪器及材料TDS-4参考元件：74LS86、74LS00。三、预习要求及思考题预习要求：1〕所用中规模集成组件的功能、外部引线排列及使用方法。组合规律电路的功能特点和构造特点.中规模集成组件一般分析及设计方法.4〕multisim思考题在进展组合规律电路设计时，什么是最正确设计方案？四、试验原理本试验所用到的集成电路的引脚功能图见附录用集成电路进展组合规律电路设计的一般步骤是：依据设计要求，定义输入规律变量和输出规律变量，然后列出真值表；定的门电路，将最简规律表达式变换为与所指定门电路相应的形式；画出规律图；用规律门或组件构成实际电路，最终测试验证其规律功能。五、试验内容2〔74LS86〕2〔74LS00〕设计一个一位全加器。1〕2-1Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1分别为本位和、本位向高位的进位。AiBAiBiCiSiCi+100000001100101001101100101010111001111112-1将上面两规律表达式转换为能用四2输入异或门〔74LS86〕和四2输入与非门〔74LS00〕实现的表达式。画出规律电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门Ai、Bi、CiSi、Ci+1号的状态验证真值表。(A)，一枪打鸡，一枪打兔子C规章是：打中两枪并且其中有一枪必需是打中鸟者得奖〔Z。试用与非门设计推断〔请依据设计步骤独立完成之〕五、试验报告要求：画出试验电路连线示意图，整理试验数据，分析试验结果与理论值是否相等。设计推断得奖电路时需写出真值表及得到相应输出表达式以及规律电路图。总结中规模集成电路的使用方法及功能。试验三数据选择器及应用一、试验目的生疏中规模集成数据选择器的规律功能及测试方法。学习用集成数据选择器进展规律设计。二、试验仪器及材料TDS-474LS153三、试验预习要求及思考题预习要求：74LS153依据试验内容要求，写出设计的全过程，画出试验电路图。multisim软件对试验进展仿真并分析试验是否成功。思考题用双四选一数据选择器74LS153怎样连接成八选一数据选择器?74LS153四、试验原理1.74LS153数据选择器数据选择器〔multiplexer〕又称为多路开关，是一种重要的组合规律部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的掌握由专列的端口编码打算，称为地址码，数据选择器可以完成很多的规律功能，例如函数发生器、并串转换器、波形产生器等。用数据选择器实现组合规律函数1〕选择器输出为标准与或式，含地址变量的全部最小项。例如四选一数据选择器输出如下：NN+12〕步骤：①写出函数的表准与或式，和数据选择器输出信号表达式。②比照比较确定选择器各输入变量的表达式。③依据承受的数据选择器和求出的表达式画出连线图。五、试验内容74LS153将双四选一多路数据选择器74LS153 接成的电路如图3-1所示,将A1、A0接规律开关，数据输入端D0～D3接规律开关，输出端Y接发光二极管。观看输出状态并填表3-1。图3-1

表3-1输入输出1A1×A0×输入输出1A1×A0×D3×D2×D1×D0×Y00000000000001001000000100100100000010010001100000111000写出设计过程。74LS153验证规律功能。4174LS153写出设计过程。74LS153验证规律功能。六、试验报告要求：用数据选择器对试验内容进展设计、写出设计全过程、画出接线图、进展规律功能测试；总结试验收获、体会。试验四译码器及应用一、试验目的1、把握中规模集成译码器的规律功能和使用方法2、把握译码器的级联方法及测试方法。二、试验仪器及材料TDS-474ls139、74LS138三、试验预习要求及思考题预习要求：复习有关译码器的原理。依据试验任务，画出所需的试验线路及记录表格。3〕multisim思考题译码器分哪几类?74LS1384四、试验原理74ls139、74LS138译码：是编码的反过程，是将给定的二进制代码翻译成编码时赐予的原意。译码器：实现译码功能的电路。译码器特点：(1)多输入、多输出组合规律电路。(2)输入是以n位二进制代码形式消灭输出是与之对应的电位信息。译码器分类： 通用译码器：二进制、二─十进制译码器。显示译码器：TTLTTLCMOS显示译码器。243－8416n2n2n端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。五、试验内容译码器功能测试

个输出74LS139244-1所示连接。输入端A1、A0接规律开关，Y0~Y3Y0~Y3〔完成表4-1〕及其表达式。=＿＿＿＿＿=＿＿＿＿＿=＿＿＿＿＿=＿＿＿＿＿=＿＿＿＿＿=＿＿＿＿＿译码器的级联应用：2-474LS1394-2D0～D2Y0～Y7Y0～Y74-2.D2D2D1D0表图4-2 表4-23.74LS138用一片74LS1383-874LS20XYCi-1,输出Si及本位进位输出为Ci。写出真值表.写出规律表达式.画出电路图.通过试验分析验证所设计的电路是否正确.六、试验报告要求：画出试验电路连线示意图，整理试验数据，分析试验结果与理论值是否相等。总结中规模集成电路的使用方法及功能。试验五字段译码器规律功能测试及应用一、试验目的74LS47LED生疏常用字段译码器的典型应用。二、试验仪器及材料TDS-474ls47三、试验原理1、七段发光二极管(LED)数码管LED5-1(a(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。LED0～9〔0.50.36〕每段发光二极管的正向压降，随显示光〔通常为红、绿、黄、橙色〕的颜色不同2～2.5V，5～10mA。LEDBCD码所表示的十进制数字就需要有一个特地的译码器，该译码器不但要完成译码功能，还要有相当的驱动力量。(a)共阴连接1”电平驱动〕 (b)共阳连接“”电平驱动〕2、BCD

符号及引脚功能图5-1 LED数码管此类译码器型号有74LS4〔共阳74LS4〔共阴CC451〔共阴74LS47LED图5-274LS475-274LS47其中BI：消隐输入端，BI＝“0”时，译码输出全为“LT：测试输入端，BI＝“”,LT＝“0”时，译码输出全为“0：当BI=LT=1, =0时，输入DCBA为0000，译码输出全为1。而DCBA为其它种组合时，正常显示。它主要用来熄灭无效的前零和后零。出×LT出×LT×fg11字形消隐输入输DCBAabcde0××××11111×01××××000000011100000000001×1100011001111×1100100010010×1100110000110×1101001001100×1101010100100×1101101100000×1101110001111×1110000000000×1110010001100×1110101110010×1110111100110×1111001011100×1111010110100×1111101110000×1111111111111消隐01000001111111灭零:当本位的“0”熄灭时， =0,在多位显示系统中，它与下一位的 相连，通知下位假设是零也可熄灭。四、试验内容集成七段显示译码器的功能测试。5-3进展比较。LED共阳共阴的判别及好坏判别先确定显示器的两个公共端，两者是相通的。这两端可能是两个地端〔共阴极〕，也可能是两个Ｖc端〔共阳极〕，然后用万用表象判别一般二极管正、负极那样推断，即可确定出是共阳还是共阴，好坏也随之确定。字段引脚判别将共阴显示器接地端和万用表的的黑表笔相接触，万用表的红表笔接触七段引脚之一，则依据发光状况可以判别出a、b、ccc用表的红表笔相接触，万用表的的黑表笔分别接显示器各字段引脚，则七段之一分别发光，从而推断之。五、试验报告要求74LS74画出共阴共阳七段数码管的原理图。总结共共阳共阴的判别及好坏判别方法。试验六触发器一、试验目的RSDJK把握各功能端的作用。学会使用双踪示波器波形和比较相位。二．试验仪器及材料TDS-474LS00、D74LS74、JK74LS112。三、预习要求和思考题：预习要求：触发器规律功能及其表示方法及触发方式。JK在什么关系？

，J=K=1，问此时时钟信号频率与输出端Qmultisim思考题RS四、试验原理1．74LS00、74LS74、74LS112在输入信号为单端的状况下，D触发器用来最为便利，其状态方程为 ，其输出状态的更发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态触发器的应用很广可用作数信号的存放，位移存放，分频和波形发生等。使用时，查清所用集成块的型号、外型及引线排列。在输入信号为双端的状况下，JK触发器是功能完善.使用敏捷和通用性较强的一种触74LS76JKJ-K使用时要查清引线排列，其特征方程为在集成触发器的产品中，每一种触发器都有自己固定的规律功能。但可以利用转换的方法获得其它功能的触发器。五、试验内容及步骤RS6-1RS触发器,、为输入信号，输出和分别接发光二极管，转变输入，观看输出6-1

和端状态，并填表6-1000000110116-1触发器:DD74LS74

，和D输入端分别接规律开关，CP端接单次脉冲，输出端和分别接发光二极管，依据输出端状态，填表6-2:6-2输入CPD输出01××10××11↑12D11↑0将D触发器的，端接高电平,端与D端相连,这时D触发器处于计数状态,在CP1KHZCP、QQCP系和触发器翻转时间。JK1〕JK将双JK触发器74LS112中的一个触发器的、 、J、K输入端分别接试验箱的逻辑开关，CP端接单次脉冲，、2)JK

端接发光二极管，观看输出并填表6-3。将JK触发器的、和J、K输入端都接高电平这时触发器工作于计数状态，CP端参加1KHZCPQQCPJ—K〔选作〕J--KT分析J--K触发器、T触发器各输入变量和输出变量之间的关系，再将两触发器分析比照看有何联系。6-3输CP入JK输出01×××10×××11↓0011↓1011↓0111↓11111××J--K触发器的特征方程为：TJ--K触发器的JKT6-4。通过试验列出真值表来验证所设计的电路是否将J--K触发器转换成T六、试验报告要求：试验目的、试验电路。2．KD3．触发器计数状态的连接方式，输入与输出的波形，并画出波形图。试验七 计数器及其应用一、试验目的生疏中规模集成电路计数器的功能及应用。把握利用中规模集成电路计数器构成任意进制计数器的方法.学会综合测试的方法。二、试验仪器及材料TDS-474LS00、74LS161、74LS477三、预习要求和思考题：预习要求：1)依据指定的任务和要求设计电路,画出规律图及理论分析的工作波形,以便与试验比较。2〕multisim思考题:同步计数器与异步计数器有何不同?74LS161M=256四、试验原理CPMM〔M。通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。固然，计数器状态编码並非必需按二进制数的规律编码，可MM掌握信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL数器，其符号和管脚分布分别如以下图所示：表7-174LS1617-1ABCD0××××××××000010××↑ABCDABCD110××××××保持11×0×××××保持1111↑××××计数从表7-1可以知道74LS161在为低电寻常实现异步复位〔清零CR〕功能，即复位不需要时钟信号。在复位端高电平条件下，预置端LD为低电寻常实现同步预置功能，即需要有效时钟信号才能使输出状态 等于并行输入预置数ABCD。在复位和预置端都为无效电寻常，两计数使能端输入使能信号 实现模16加法计数功能，；两计数使能端输入制止信号，集成计数器实现状态保持功能，。在OC=1。计数功能和时序规律功能。在设计时序规律电路时有两种方法，一种为反响清零法，另一种为反响置数法。反响清零法〔清零。反响电路一般是组合规律电路，计数器输出局部或全部作为其输入，在计数器肯定见图6-2。„„„„Qn-1„QQ1 0计数器CPZ反响清零法框图反响置数法路输出状态为给定的二进制码。反响置数法的规律框图如图6-3Qn-1

„„ QQ1 0计数器

„组合电路n-10CP CP D „Dn-10Zdn-1„d0图7-2反响清零法框图在时序电路设计中，以上两种方法有时可以并用。五、试验内容及步骤用74LS161四位二进制同步加法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观看二极管的亮灭并记录分析其计数状态〔利用反响清零法设计。分析提示：74LS161QQQQ=0000M-1〔M3210状态对应二进制数最大，下一个CP后计数器应复位，开头一轮模M计数。由于是M-1CPMCPQQQQ=1100QQQQ=00001100→00003210 3210CP掌握，所示状态1100持续的时间很短暂，仅几级门的传输延迟而已。由状态1100产生低电平复位信号可用与非门实现。画出电路连接图。画出状态转移图。依据电路图连线，通过发光二极管观看所设计电路的计数状态是否为十二进制。74LS161cp100KHz录计数的时序波形图〔利用反响置数法设计。分析提示：反响置数法是通过反响产生置数信号LD，將预置数ABCD预置到输出端。74LS161是同步置数的，需CP和LD都有效才能置数，因此LD应先于CP消灭。所以M-1个CP后就应产生有效LD信号。假设用四位二进制数前 10个数作为计数状态，预置数QAQBQCQD=0000，应在QAQBQCQD=1001时预置端变为低电平。74LS161画出状态转移图。依据电路图连线，通过示波器观看所设计电路的输出波形是否为如以下图：六、试验报告要求：依据试验内容及步骤中的要求具体填写试验报告。总结利用计数器实现任意进制计数器的方法。试验八 移位存放器功能测试及应用一、试验目的：4生疏移位存放器的应用，实现数据的串行、并行转换和构成环形计数器二、试验仪器及材料TDS-4参考元件：74LS194三、预习要求及思考题预习要求：复习有关存放器有关内容。2〕74LS194multisim思考题:使存放器清零，除承受 输入低电平外，可否承受右移或左移的方法？可否使用并行送数法？假设可行，如何进展操作？环行计数器的最大优点和缺点是什么?四、试验原理1.位存放器是一个具有移位功能的存放器，是指存放器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位存放器，只需要转变左、右移的掌握信号便可实现双向移位要求。依据移位存放器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。4CC4019474LS194，两者功能一样8-1图8-1 74LS194的规律符号图及引脚功能图.

为右移串行输入端；0 1 2 3 0 1 2 3 RS为左移串行输入端；SS为操作模式掌握端；C

为直接无条件清零端；CP为时钟脉冲输L 0 1 R入端。74LS1945〔方向由Q-->Q〕,左移〔方向0 3由Q→Q，保持及清零。3 0SS1

C8-1R2、移位存放器应用很广，可构成移位存放器型计数器：挨次脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本试验争论移位存放器用作环形计数器和数据的串、并行转换。环行计数器把移位存放器的输出反响到它的串行输入端，就可以进展循环移位。实现数据、并行转换器串行∕并行转换器串行∕并行转换器是指串行输入的数码，经转换电路之后变换成并行输出并行∕串行转换器并行∕串行转换器是指并行输入的数码经转换电路之后，换成串行输出。功能输S功能输S入SSRSLDD1D2D3Q输Q1出CPQQ100023SL123SL清零×0××××××××0000送数↑111××abcdabcd右移↑101DSR×××××D Q Q QSR 0 1 2左移↑110×D××××Q Q Q D保持↑100××××××Qn0Q1nQ2保持↓1××××××××Q0nQ1nQ2n Qn Qn3n Qn3174LS1948-2按图8-1接线、S1、S0、SL、SR、D0、D1、D2、D3分别接至规律开关；Q0、Q1、Q2、Q3CP7-1测试。74LS194〔1〕去除：令=0，其它输入均为任意态，这时存放器输出Q0Q1Q2、Q30。去除后，至=1。〔2〕送数：令=S1=S0=1，送入任意4位二进制数，如D0、D1、D2、D3=abcd，加CP脉冲，观看CP=0、CP1→0、三种状况下存放器输出状态的变化，观看存放输出状CP〔3〕右移：清零后，令=1，S1=0S0=1SR0100，CP4〔4〕左移：先清零或予至，再令=1S1=1，S0=0，SL1111，CP〔5〕保持：4位二进制数码abcd，令存放器输出状态，记录之。

=1，S1=S0=0CP8-2去除模式时钟串行输入输出CS1S0CPSSDDDD QQQQ结RRL0123 01230×××××××××111↑××abcd101↑0×××××101↑1×××××101↑0×××××101↑0×××××110↑×1××××110↑×1××××110