2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.ADDR0，R1加法指令按操作数的个数分，属于______。A.单操作数B.双操作数C.无操作数D.多操作数2.有如下C语言程序段

shortsi=-32767;

unsignedShortusi=si;

执行上述两条语句后，usi的值为______。A.-32767B.32767C.32768D.327693.假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址081FH所在芯片的最小地址是______。A.0000HB.0600HC.0700HD.0800H4.下列关于存储系统层次结构的说法中，不正确的是______。A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小B.Cache-主存层次设置的目的是为了提高主存的等效访问速度C.主存-辅存层次设置的目的是为了提高主存的等效存储容量D.存储系统层次结构对程序员都是透明的5.超标量流水线技术通过______来提高指令的并行性。A.缩短原来流水线的处理器周期B.在每个时钟周期内并发多条指令C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令D.把指令分配到多核CPU的不同内核上执行6.下列关于计算机系统中的概念中，正确的是______。A.CPU中包括地址译码器B.CPU中程序计数器中存放的是操作数地址C.CPU中决定指令执行顺序的是程序计数器D.在CPU中状态寄存器对用户是完全透明的7.下面说法中正确的是______。A.有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便保证无误的写操作B.有了稳定的地址与片选信号才可以读C.信号应有一定的持续时间，以保证读写操作得以正常完成D.以上说法都正确8.以下有关DMA方式的叙述中，错误的是______。A.在DMA方式下，DMA控制器向CPU请求的是总线使用权B.DMA方式可用于键盘和鼠标的数据输入C.在数据传输阶段，不需要CPU介入，完全由DMA控制器控制D.DMA方式要用到中断处理9.运算型指令的寻址与转移型指令的寻址不同点在于______。A.前者取操作数，后者决定程序转移地址B.后者取操作数，前者决定程序转移地址C.前者是短指令，后者是长指令D.前者是长指令，后者是短指令10.CPU在中断周期中______。A.执行中断服务程序B.执行中断隐指令C.与I/O设备传送数据D.处理异常情况11.简述操作系统的主要作用。12.在DMA方式下，数据从内存传送到外设经过的路径是______。A.内存→数据总线→外设B.内存→DMA→外设C.内存→CPU→总线→外设D.外设→内存13.某16位字长计算机的运算器采用74181和74182电路芯片来设计，各位间的进位采用全并行的方法。

(1)问需要74181和74182芯片各多少个?

(2)画芯片连接图。14.CPU结构如下图所示，其中有一个累加寄存器AC，一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。

(1)在图中标明4个寄存器的名称。

(2)简述指令从主存取出送到控制器的数据通路。

(3)简述数据从主存取出的数据通路。

15.下列关于I/O设备的说法中正确的是______。

Ⅰ．键盘、鼠标、显示器、打印机属于人机交互设备

Ⅱ．在微型计算机中，VGA代表的是视频传输标准

Ⅲ．打印机从打字原理的角度来区分，可以分为点阵式打印机和活字式打印机

Ⅳ．鼠标适合于用中断方式来实现输入操作A.Ⅱ、Ⅲ、ⅣB.Ⅰ、Ⅱ、ⅣC.Ⅰ、Ⅱ、ⅢD.Ⅰ、Ⅱ、Ⅲ、Ⅳ16.在按字节编址的计算机中，一条指令长16位，当前指令地址为3000，在读取这条指令后，PC的值为(

)。A.3000B.3001C.3002D.301617.通道程序是由______组成，通道对CPU的请求通过______形式，CPU对通道的访问通过______形式。A.I/O指令，自陷，中断B.通道指令(通道控制字)，中断，I/O指令C.通道状态字，通道命令，自陷D.通道状态字，跳转指令，通道命令18.4个16K×8位的存储芯片，可设计为______容量的存储器。A.32K×16位B.16K×16位C.32K×8位D.8K×16位19.在补码加减交替除法中，参加操作的数和商符分别是______。A.绝对值的补码

在形成商值的过程中自动形成B.补码

在形成商值的过程中自动形成C.补码

由两数符号位“异或”形成D.绝对值的补码

由两数符号位“异或”形成20.用于科学计算的计算机中，标志系统性能的主要参数是

。A.提高CPU主频B.扩大主存容量C.采用非冯·诺依曼结构D.采用并行处理技术21.证明：在定点小数表示中，[X]补+[Y]补=2+(X+Y)=[X+Y]补。22.程序计数器的位数取决于______，指令奇存器的位数取决于A.机器字长，存储器的容量B.存储器的容量，指令字长C.指令字长，存储器的容量D.地址总线宽度，存储器容量23.异步传送方式常用于______中，作为主要控制方式。A.微型机的CPU内部控制B.硬连线控制器C.微程序控制器D.串行I/O总线24.在统一编址的方式下，区分存储单元和I/O设备是靠______。A.不同的地址码B.不同的地址线C.不同的控制线D.不同的数据线25.关于浮点数在IEEE754标准中的规定，下列说法中错误的是______。

Ⅰ．浮点数可以表示正无穷大和负无穷大两个值

Ⅱ．如果需要，也允许使用非格式化的浮点数

Ⅲ．对任何形式的浮点数都要求使用隐藏位技术

Ⅳ．对32位浮点数的阶码采用了偏移值为127的移码表示，尾数用原码表示A.Ⅰ、ⅢB.Ⅱ、ⅢC.只有ⅢD.Ⅰ、Ⅲ、Ⅳ26.下述打印机属于击打式的是

。

A．激光打印机B．喷墨打印机

C．热敏打印机

D．针式打印机27.已知地址为3600H的内存单元中的内容为00FCH，地址为00FCH的内存单元的内容为3200H，而地址为3200H单元的内容为FC00H，某指令操作数寻址方式为变址寻址，执行该指令时变址寄存器的内容为0400H，指令中给出的形式地址为3200H，则该指令操作数为______。A.00FCHB.3200HC.3600HD.FC00H28.浮点数的IEEE754标准对尾数编码采用的是______。A.原码B.反码C.补码D.移码29.在主机与外设的信息传送中，______不是一种程序控制方式。A.直接程序控制B.程序中断C.直接存储器存储(DMA)D.通道控制30.在下列部件中，CPU存取速度由慢到快的排列顺序正确的是______。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存31.中断屏蔽字的作用是______。A.暂停外设对主存的访问B.暂停对某些中断源的处理C.暂停对一切中断的处理D.暂停CPU对主存的访问32.对于挂在总线上的设备或模块，下列说法中正确的为______。A.从方是输入数据的设备或模块B.主方是输出数据的设备或模块C.未取得控制权的从设备或模块也为主方D.未取得控制权的主设备或模块也可为从方33.下列关于Cache和虚拟存储器的叙述中，正确的是______。A.当Cache没有命中时，会引起处理器切换进程，以更新Cache中的内容B.当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容C.Cache和虚拟存储器由硬件和操作系统共同实现，对应用程序员均是透明的D.虚拟存储器的容量等于主存和辅存的容量之和34.存储字长是指______。A.存放在一个存储单元中的二进制代码组合B.存放在一个存储单元中的二进制代码位数C.存储单元的个数D.机器指令的位数35.FM的编码效率是

。A.50%B.25%C.75%D.100%36.关于超标量流水技术，下列说法正确的是______。A.缩短原来流水线的处理器周期B.在每个时钟周期内同时并发多条指令C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令D.以上都不对37.设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位?寻址特征位占几位?可直接寻址的范围是多少?一次间接寻址的范围是多少?多次间接寻址的范围又是多少?38.外部打印机适合于连接到

。A.数组多路通道B.字节多路通道C.选择通道D.任意一种通道39.半导体静态存储器(SRAM)的存储原理是______。A.依靠双稳态电路B.依靠定时刷新C.依靠读后再生D.信息不再变化40.一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为0.3ns，ALU为0.2ns，寄存器文件为0.1ns，则该CPU的时钟周期最少应该是______。A.0.4nsB.0.3nsC.0.2nsD.1ns41.实现虚拟存储器的关键是虚拟地址向实际地址的快速变换。为此，在处理器内部设置一个特殊的Cache来记录最近使用页的页表项，以快速完成地址转换。不同文献对这个特殊的Cache有不同的称呼。下列选项中，不属于这些称呼的是______。A.转换旁视缓冲器(TLB)B.转换后援缓冲器C.快表D.慢表42.寄存器中的值可能是地址，也可能是数据，其内容本身没有区别，计算机要识别它们是数据还是地址应根据______。A.寄存器编号B.判断程序C.指令操作码或寻址方式位D.时序信号43.流水CPU是由一系列叫做“段”的处理线路组成的。一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU的吞吐能力相比______。A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C.吞吐能力大于前者的吞吐能力D.吞吐能力小于前者的吞吐能力44.设变址寄存器为X，形式地址为D，某机器具有先变址再问址的寻址方式，则这种寻址方式的有效地址为______。A.EA=(X)十DB.EA=(X)+(D)C.EA=X+DD.EA=((X)+D)45.若x=103，y=-25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是______。A.x+yB.-x+yC.x-yD.-x-y46.假设主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。现已知主存第3000号单元现在Cache中，那么其所在Cache的行号为______。A.13B.26C.29D.5847.下列关于对阶操作说法正确的是______。A.在浮点加减运算的对阶操作中，若阶码减小，则尾数左移B.在浮点加减运算的对阶操作中，若阶码增大，则尾数右移；若阶码减小，则尾数左移C.在浮点加减运算的对阶操作中，若阶码增大，则尾数右移D.以上都不对48.如果一个存储单元被访问，那么可能这个存储单元会很快地再次被访问，这称为______。A.时间局部性B.空间局部性C.程序局部性D.数据局部性49.变址寻址、相对寻址的特点是______。A.利于编制循环程序、实现程序浮动B.实现程序浮动、处理数组问题C.实现转移指令、利于编制循环程序D.实现程序浮动、利于编制循环程序50.能产生DMA请求的总线部件是______。

Ⅰ．高速外设

Ⅱ．需要与主机批量交换数据的外设

Ⅲ．具有DMA接口的设备A.只有ⅠB.只有ⅢC.Ⅰ、ⅢD.Ⅱ、Ⅲ第1卷参考答案一.历年考点试题黑钻版1.参考答案：B2.参考答案：D[解析]结合题干及选项可知，short为16位。因C语言中的数据在内存中为补码表示形式，si对应的补码二进制表示为：1000000000000001B，最前面的一位“1”为符号位，表示负数，即-32767。由signed型转化为等长unsigned型数据时，符号位成为数据的一部分，也就是说，负数转化为无符号数(即正数)，其数值将发生变化。Usi对应的补码二进制表示与si的表示相同，但表示正数，为32769。3.参考答案：D[解析]用2K×4位的芯片组成一个8K×8位存储器，每行中所需芯片数为2，每列中所需芯片数为4，各行芯片的地址分配如下：

第一行(2个芯片并联)0000H～07FFH

第二行(2个芯片并联)0800H～0FFFH

第三行(2个芯片并联)1000H～17FFH

第四行(2个芯片并联)1800H～1FFFH

可知，地址081FH在第二行，且所在芯片的最小地址为0800H。4.参考答案：D此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存-辅存层次只对应用程序员透明，对系统程序员不透明。5.参考答案：B6.参考答案：C[解析]地址译码器是主存等存储器的组成部分，其作用是根据输入的地址码唯一选定一个存储单元，它不是CPU的组成部分，地址译码器位于存储器，故A错误。

程序计数器中存放的是欲执行指令的地址，故B错误。

程序计数器决定程序的执行顺序，故C正确。

程序状态字寄存器对用户不透明，故D错误。7.参考答案：D存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，它们之间在时序配合上要满足以下这些条件：有了稳定的地址与片选信号才可以读；有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便保证无误的写操作。此外，这些信号应有一定的持续时间，以保证读写操作得以正常完成。8.参考答案：B[解析]DMA方式只能用于数据传输，它不具有对异常事件的处理能力，不能中断现行程序，而键盘和鼠标均要求CPU立即响应，故无法采用DMA方式。9.参考答案：A[解析]运算型指令寻址的是操作数，而转移型指令寻址的则是下次欲执行的指令的地址。10.参考答案：B[解析]CPU在中断周期中执行中断隐指令，完成以下工作：

1)保护程序断点。

2)寻找中断服务程序的入口地址。

3)关中断。11.参考答案：操作系统是使用计算机硬件指令系统所提供的指令设计出来的程序，把一些常用功能以操作命令或者系统调用的方式提供给使用者。

操作系统主要承担计算机系统中的资源管理与分配，也向使用者和程序设计人员提供简单、方便、高效的服务。12.参考答案：B[解析]在DMA方式下，数据从主存传送到外设需要通过DMA控制器中的数据缓冲寄存器。DMA控制器中的数据缓冲寄存器用来暂存每次传送的数据。输入时，数据由外设(如磁盘)先送往数据缓冲寄存器，再通过数据总线送到主存。反之，输出时，数据由主存通过数据总线送到数据缓冲寄存器，然后再送到外设。13.参考答案：需要74181芯片4片，74182芯片1片。画出芯片连接图如下所示：

14.参考答案：

(1)这4个寄存器中，a为存储器数据寄存器MDR，b为指令寄存器IR，c为存储器地址寄存器MAR，d为程序计数器PC。

(2)取指令的数据通路

PC→MAR→MM→MDR→IR

(3)数据从主存中取出的数据通路(设数据地址为X)

X→MAR→MM→MDR→ALU→AC15.参考答案：B[解析]键盘、鼠标、显示器、打印机等都属于机器与人交互的媒介(键盘、鼠标是用户操作来控制计算机的，显示器和打印机是计算机给用户传递信息的)，故Ⅰ正确；VGA是一个用于显示的视频传输标准，故Ⅱ正确；打印机从打字原理的角度来区分，可分为击打式和非击打式两种，按照能否打出汉字来分，可分为点阵式打印机和活字式打印机，故Ⅲ错误；键盘、鼠标等输入设备一般都采用中断方式来实现，原因在于CPU需要及时响应这些操作，否则容易造成输入的丢失，故Ⅳ正确。16.参考答案：C按字节编址的计算机．指令长16位，则占用2个字节，读取这条指令后，PC值为3000+2=3002。17.参考答案：B[解析]通道程序是主处理机为它准备的一些通道指令，外设有DMA请求时，通过DMAC向CPU以发中断的形式申请总线使用权，而当CPU与DMAC传送信息时如同一个I/O接口，所以通过I/O指令访问。18.参考答案：A[解析]4个16K×8位的存储芯片构成的存储器容量=4×16K×8位=512K位或64KB，只有选项A的容量为64KB。需要注意：若有某项为128K×4位，此选项是不能选的，因为芯片为8位，不可能将字长“扩展”成4位。19.参考答案：B[解析]首先做补码除法时，符号位是和数值位一起参加运算的(故采用的肯定不是绝对值的补码)，因此商符在形成商值的过程中自动形成。20.参考答案：D在4个选项中，提高CPU主频和扩大主存容量只是有可能单方面地提高速度或容量，而采用并行处理技术使得计算机组成各个机构都能大大地提高速度，代表系统的综合性能。采用非冯·诺依曼结构不一定代表计算机性能能够得到提高。21.参考答案：提示：采用定点小数表示，条件为：|X|＜1，|Y|＜1，|X+Y|＜1，所以分4种情况证明。

1)X＞0，Y＞0，X+Y＞0。

因为X、Y都是正数，而正数的补码和原码是一样的，所以得

[X]补+[Y]补=X+Y=[X+Y]补(mod2)

2)X＞0，Y＜0，则X+Y＞0或X+Y＜0。

一正数和一负数相加，结果有正、负两种可能。根据补码定义得

[X]补=X，[Y]补=2+Y

即

[X]补+[Y]补=X+2+Y=2+(X+Y)

当X+Y＞0，2+(X+Y)＞2，进位2必丢失。又因(X+Y)＞0，故

[X]补+[Y]补=X+Y=[X+Y]补(mod2)

当X+Y＜0，2+(X+Y)＜2，又因X+Y＜0，故

[X]补+[Y]补=2+(X+Y)=[X+Y]补(mod2)

3)X＜0，Y＞0，则X+Y＞0或X+Y＜0。

同第2小题，把X和Y的位置对调即可。

4)X＜0，Y＜0，则X+Y＜0。

两负数相加，则其和也一定是负数。

因为[X]补=2+X，[Y]补=2+Y

即[X]补+[Y]补=2+X+2+Y=2+(2+X+Y)

又|X+Y|＜1，1＜(2+X+Y)＜2，2+(2+X+Y)进位2必丢失，而X+Y＜0

故[X]补+[Y]补=2+(X+Y)=[X+Y]补(mod2)

结论：在模2意义下，任意两数的补码之和等于两数之和的补码。其结论也适用于定点整数。22.参考答案：B23.参考答案：A异步传输方式会用于微型机的CPU内部控制。24.参考答案：A[解析]在统一编址的情况下，没有专门的I/O指令，就用访存指令来实现I/O操作，区分存储单元和I/O设备是靠它们各自不同的地址码。25.参考答案：C[解析]Ⅰ：这个是规定的，浮点数可以表示正无穷大和负无穷大两个值。

Ⅱ：在特殊的场合当然可以使用非规格化的浮点数，只是在做加减运算时，如果不使用规格化浮点数，就没有办法运算。

Ⅲ：只对规格化的浮点数才使用隐藏位技术(隐藏最高位1)。

Ⅳ：浮点数IEEE754标准规定，对32位浮点数的阶码用偏移值为127的移码表示，尾数用原码表示。26.参考答案：D针式打印机是一种击打式打印机，而激光打印机、喷墨打印机、热敏打印机等均为非击打式打印机。27.参考答案：A28.参考答案：A[解析]IEEE754标准中尾数采用原码表示，阶码部分用移码表示。29.参考答案：C[解析]只有DMA方式是靠硬件电路实现的，其他三种方式都是需要程序的干预。直接程序控制和程序中断很明显就是程序控制方式。此外，通道控制也是通过执行CPU为它组织的通道程序，完成指定的数据输入输出工作。30.参考答案：A[解析]一般来讲，容量越小的部件价格越昂贵，价格越昂贵速度就越快。容量从小到大的排列顺序：寄存器、Cache、主存、外存，因此速度由慢到快的排列顺序：外存、主存、Cache、寄存器。31.参考答案：B[解析]每个中断源都有一个中断屏蔽触发器，当其为“1”时，CPU不响应该中断源的请求。将所有中断屏蔽触发器组合起来，构成一个中断屏蔽寄存器，而中断屏蔽寄存器的内容即为中断屏蔽字，所以就可以通过改变屏蔽字来暂停对某些中断源的处理。32.参考答案：D33.参考答案：BCache失效与虚拟存储器失效的处理方法不同，Cache完全由硬件实现，不涉及软件端，而虚拟存储器由硬件和OS共同完成，缺页时才会发出缺页中断，故选项A错误，选项B正确，选项C错误。在虚拟存储器中，主存的内容只是辅存的一部分内容，故选项D错误。34.参考答案：B[解析]存储体由许多存储单元组成，每个存储单元又包含若干个存储元件，每个存储元件能寄存一位二进制代码“0”或“1”。可见，一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字，这串二进制代码的位数称为存储字长。35.参考答案：A编码效率是指位密度与磁化翻转密度的比值，可用记录一位信息的最大磁化翻转次数来表示。在FM、PM记录方式中，记录一位信息最大磁化翻转次数为2，因此编码效率为50%，而MFM、NRZ、NRZl三种记录方式的编码效率为100%，因为它们记录一位信息磁化翻转最多一次。36.参考答案：B[解析]A选项为超流水线处理器的概念，C选项为超长指令字处理器的概念。B选项是超标量技术的概念。37.参考答案：1)由于此指令系统可完成108种操作，因此指令字中的操作码占7位(27=128)。

2)由于指令系统中有7种寻址方式，因此寻址特征位占3位。

3)由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。

4)由于存储字长为24位，因此一次间接寻址的范围为224。

5)由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。38.参考答案：B数组多路通道适合高速设备，并且能分时传送数据。字节多路通道适合低速设备，打印机属于低速设备，所以选择这种通道。选择通道又称为高速通道，适合于速度很高的设备，并且一次只能选择一个设备进行传输。39.参考答案：A[解析]半导体静态存储器(SRAM)是由双稳态电路构成，并依靠其稳态特性来保存信息；动态存储器(DRAM)是利用电容器存储电荷的特性存储数据，依靠定时刷新和读后再生对信息进行保存，而ROM中的信息一经写入就不再变化。40.参考答案：D单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指)的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间以及写寄存器堆(将操作数写入目的寄存器)的时间之和，为1ns。41.参考答案：D不同文献对变换旁视缓冲器TLB有不同的称呼。42.参考答案：C[解析]有的考生可能会选A，举出的特例是MAR存的就是地址，MDR存的就是数据。首先要区分地址和数据，当这个内容用来寻址时