2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.假设：某机主存容量为2M字节，Cache容量为8K字节，采用2路组相联结构，每个数据块大小为128字节。问：

(1)Cache共分为多少组?每组有多少个数据块?

(2)主存共分多少组?每组多少个数据块?

(3)主存地址的格式(各字段名称及其位数)是什么?

(4)Cache中每个数据块对应的Tag至少应该有多少位?

(5)Cache中Tag的内容应该来自主存地址中的哪个字段?2.用一位奇偶校验法，能检测出一位存储器错的百分比是

。A.0%B.25%C.50%D.100%3.在CPU的组成结构中，不需要______。A.指令寄存器B.数据寄存器C.地址译码器D.地址寄存器4.关于控制器的主要功能，下面说法中最准确的是______。A.产生时序信号B.从主存取出一条指令C.完成指令译码D.从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作5.指令系统采用不同寻址方式的目的是______。A.增加内存容量B.缩短指令长度、扩大寻址空间C.提高访问内存的速度D.简化指令译码电路6.在DMA传送方式中，发出DMA请求的是______。A.外部设备B.DMA控制器C.CPUD.主存7.异步传送方式常用于______中，作为主要控制方式。A.微型机的CPU内部控制B.硬连线控制器C.微程序控制器D.串行I/O总线8.计算机系统的层次结构可以分为6层，其层次之间的依存关系是______。A.上下层之间相互无关B.上层实现对下层的功能扩展，而下层是实现上层的基础C.上层实现对下层的扩展作用，而下层对上层有限制作用D.上层和下层的关系是相互依存、不可分割的9.CPU中的通用寄存器，______。A.只能存放数据，不能存放地址B.可以存放数据和地址C.既不能存放数据，也不能存放地址D.可以存放数据和地址，还可以替代指令寄存器10.下列______属于应用软件。A.操作系统B.编译程序C.连接程序D.文本处理11.将高级语言源程序转化为目标程序的过程是______。A.汇编B.编译C.解释D.译码12.下列说法中，正确的是______。A.寻址方式是指令如何给出操作数或操作数地址B.所有指令的寻址方式都相同C.所有指令都有操作码和地址码D.指令的功能与寻址方式无关13.设机器数字长8位(含1位符号位)，若机器数BAH为原码，算术左移1位和算术右移1位分别得______。A.F4H，EDHB.B4H，6DHC.F4H，9DHD.B5H，EDH14.下列关于存储系统的说法中，正确的是______。A.Cahce—主存层次和主存—辅存层次都利用了程序的局部性原理B.Cache—主存层次利用了程序的局部性原理，而主存—辅存层次没有C.主存—辅存层次利用了程序的局部性原理，而Cache—主存层次没有D.以上都不对15.下列为8位移码机器数[x]移，当求[-x]移时，

将会发生溢出。A.11111111B.00000000C.10000000D.01111111116.下列不属于微指令结构设计所追求的目标是______。A.提高微程序的执行速度B.提供微程序设计的灵活性C.缩短微指令的长度D.增大控制存储器的容量17.下列总线中，数据传输速率最高的是______。A.PCI总线B.VESA总线C.USB总线D.AGP总线18.I/O接口中数据缓冲区的作用是______。A.用来暂存外部设备和CPU直接传送的数据B.用来暂存外部设备的状态C.用来暂存外部设备的地址D.以上都是19.下列关于计算机系统中的概念的说法中，正确的是______。

Ⅰ．CPU中不包括地址译码器

Ⅱ．CPU中程序计数器(PC)中存放的是操作数地址

Ⅲ．CPU中决定指令执行顺序的是程序计数器

Ⅳ．在CPU中状态寄存器对用户是完全透明的A.仅Ⅰ、ⅢB.仅Ⅲ、ⅣC.仅Ⅱ、Ⅲ、ⅣD.仅Ⅰ、Ⅲ、Ⅳ20.下列因素中，与Cache的命中率无关的是______。A.Cache块的大小B.Cache的容量C.主存的存取时间D.Cache的块数21.假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位(即每次传送16位)。假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么?若不行，应采用什么方案?22.CPU的读/写控制信号的作用是______。A.决定数据总线上的数据流方向B.控制存储器操作的读/写类型C.控制流入、流出存储器信息的方向D.以上都是23.根据______，我们可以将计算机的发展史分为四代。A.计算机规模B.计算机速度C.操作系统D.物理器件(逻辑元件)24.“总线忙”信号由______建立。A.获得总线控制权的设备B.发出“总线请求”的设备C.总线控制器D.CPU25.中断系统一般是由相应的______组成的。A.硬件B.软件C.硬件和软件D.固件26.下列的那一个存储器是必须在CPU中

。A.控制存储器B.Cache存储器C.主存储器D.辅助存储器27.下列有关指令和微指令之间关系的描述中，正确的是______。A.一条指令的功能通过执行一条微指令来实现B.一条指令的功能通过执行一个微程序来实现C.一条微指令的功能通过执行一条指令来实现D.一条微指令的功能通过执行一个微程序来实现28.某浮点机，采用规格化浮点数表示，阶码用移码表示(最高位代表符号位)，尾数用补码表示。下列哪个数的表示是规格化浮点数______。(阶码在前，尾数在后)A.11111111，1.1000…00B.0011111，1.0111…01C.1000001，0.1111…01D.A和C都是29.在异步通信方式中，一个总线传输周期的过程是______。A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定30.一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y、z的值分别是______。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076HC.x=0000007FH，y=FFF7H，z=FFFF0076HD.x=0000007FH，y=FFF7H，z=00000076H31.用二地址指令来完成算术运算时，其结果一般存放在______。A.其中一个地址码提供的地址中B.栈顶C.累加器(ACC)中D.以上都不对32.CPU响应中断的时间是

。A.中断源提出请求B.取指周期结束C.执行周期结束D.间址周期结束33.以下是有关对DMA方式的叙述：

Ⅰ．DMA控制器向CPU青求的是总线使用权

Ⅱ．DMA方式可用于键盘和鼠标的数据输入

Ⅲ．DMA方式下整个I/O过程完全不需要CPU介入

Ⅳ．DMA方式需要用中断处理进行辅助操作

以上叙述中，错误的是______。A.Ⅰ、ⅡB.Ⅱ、ⅢC.Ⅱ、ⅣD.Ⅲ、Ⅳ34.通道程序是由______组成，通道对CPU的请求通过______形式，CPU对通道的访问通过______形式。A.I/O指令，自陷，中断B.通道指令(通道控制字)，中断，I/O指令C.通道状态字，通道命令，自陷D.通道状态字，跳转指令，通道命令35.下列选项中，能引起外部中断请求的事件是______。A.鼠标输入B.除数为0C.浮点运算下溢D.访存缺页36.当且仅当______发生时，认为浮点数溢出。A.阶码上溢B.尾数上溢C.尾数与阶码同时上溢D.尾数或阶码上溢37.在单级中断系统中，CPU一旦响应中断，则立即关闭

触发器，以防止本次中断服务结束前同级的其他中断源产生另一次中断，导致中断服务程序被干扰。A.中断允许B.中断请求C.中断屏蔽D.中断保护38.CPU包括______。

Ⅰ．ALU

Ⅱ．寄存器

Ⅲ．CU

Ⅳ．CacheA.Ⅰ、ⅡB.Ⅰ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅰ、Ⅱ、Ⅲ、Ⅳ39.下列关于同步总线的说法中，正确的有______。

Ⅰ．同步总线一般按最慢的部件来设置公共时钟

Ⅱ．同步总线一般不能很长

Ⅲ．同步总线一般采用应答方式进行通信

Ⅳ．通常，CPU内部总线、处理器总线等采用同步总线A.Ⅰ、ⅡB.Ⅰ、Ⅱ、ⅣC.Ⅲ、ⅣD.Ⅱ、Ⅲ、Ⅳ40.用n+1位字长(含1位符号位)表示原码定点整数时，所能表示的数值范围是

；用n+1位字长(含1位符号位)表示原码定点小数时，所能表示的数值范围是(

)。A.0≤|N|≤2n-1B.0≤|N|≤2n+1-1C.1≤|N|≤2n-1-1D.1≤|N|≤2n-1E.0≤|N|≤1-2-nF.0≤|N|≤1-2-(n+1)41.写出一个定点8位字长的二进制数在下列情况中所能表示的真值(数值)范围：

1)不带符号数表示。

2)原码表示。

3)补码表示。

4)反码表示。

5)移码表示。42.冯·诺依曼机的基本工作方式是______。A.控制流驱动方式B.多指令多数据流方式C.微程序控制方式D.数据流驱动方式43.DRAM存储芯片，常用的片选信号是

。A.RASB.CASC.RAS和CASD.CS44.执行for循环时，需要传送循环次数值给某专用寄存器，一般使用的寻址方式是______。A.立即寻址B.直接寻址C.基址寻址D.相对寻址45.DMA方式的接口电路中有程序中断部件，其作用是______。A.实现数据传送B.向CPU提出总线使用权C.向CPU提出传输结束D.发中断请求46.计算机硬件系统直接运行的程序是______。A.源程序B.目标程序C.汇编语言程序D.高级语言程序47.CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ns，主存储取周期为160ns。求：

(1)Cache的命中率H。

(2)Cache-主存系统的访问效率e。

(3)平均访问时间Ta。48.某计算机的指令系统中共有101条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是______。A.100B.102C.103D.10449.将下列逻辑地址转换为物理地址，写出计算过程，对不能计算的说明为什么。

0793，1197，2099，3320，4188，5332

2)假设程序要访问第2页，页面置换算法为改进的Clock算法(详见《操作系统》)，请问该淘汰哪页?页表如何修改?上述地址的转化结果是否改变?变成多少?

3．下图表示使用快表(页表)的虚实地址转换条件，快表存放在相联存储器中，其容量为8个存储单元。问：

1)当CPU按虚拟地址1去访问主存时，主存的实地址码是多少?

2)当CPU按虚拟地址2去访问主存时，主存的实地址码是多少?

3)当CPU按虚拟地址3去访问主存时，主存的实地址码是多少?

50.下列选项中，能引起外部中断的事件是

。A.键盘输入B.除数为OC.浮点运算下溢D.访存缺页第1卷参考答案一.历年考点试题黑钻版1.参考答案：根据Cache的容量为8KB，每个数据块大小为128字节，则Cache一共可分为8KB/128B=64块，采用2路组相联结构，则共分为32组，每组有2块。

(2)主存共有2MB/128B=214块，则可分为32组，每组214/32=512块，主存组与Cache组之间采用直接映射，组内数据块采用全相联映射。

(3)主存地址的格式为：

(4)Cache中每个数据块对应的Tag至少应有9位。

(5)Tag的内容来自主存地址中的“主存字块标记”字段。2.参考答案：D奇偶校验能检测一位存储器错，而不能进行纠错，所以检测出一位存储器错的百分比为100%。3.参考答案：C[解析]CPU由运算器和控制器组成。控制器由程序计数器(PC)、指令寄存器(IR)、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)、指令译码器、时序电路和微操作信号发生器组成。考生千万不要把地址译码器和指令译码器搞混。地址译码器属于存储器，若地址是直接给出的，则存储器也可以不使用地址译码器。4.参考答案：D完整角度上讲，控制器的主要功能可以表述为从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作。5.参考答案：B为了扩大寻址空间，计算机指令系统采用了很多不同方式的寻址方式。6.参考答案：A[解析]在DMA传送方式中，首先由外部设备向DMA控制器发出DMA请求信号，然后由DMA控制器向CPU发出总线请求信号。7.参考答案：A异步传输方式会用于微型机的CPU内部控制。8.参考答案：B[解析]在计算机多层次结构中，上下层是可以分割的，且上层是下层的功能实现。此外，上层在下层的基础上实现了更加丰富的功能，仅有下层而没有上层也是可以的。9.参考答案：B[解析]通用寄存器供用户自由编程，可以存放数据和地址。而指令寄存器是专门用于存放指令的专用寄存器，不能由通用寄存器代替。10.参考答案：D[解析]操作系统属于大型系统软件；编译程序属于语言处理程序；连接程序属于服务性程序，故选D。11.参考答案：B将高级语言转化为目标程序后，计算机硬件才能够执行，转化的过程为编译。12.参考答案：D[解析]寻址方式是处理器根据指令中给出的地址信息来寻找物理地址的方式，与指令的功能无关。13.参考答案：C[解析]原码左、右移均补0，且符号位不变(注意与补码移位的区别)。BAH=(10111010)2，算术左移1位得(11110100)2=F4H，算术右移1位得(10011101)2=9DH。14.参考答案：A[解析]局部性原理：CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。Cache—主存层次和主存—辅存层次都利用了程序的局部性原理。15.参考答案：B8位移码的表示范围是-128～+127．所以x=-128时会发生溢出。16.参考答案：D[解析]微指令的设计目标和指令结构的设计目标类似，都是基于执行速度、灵活性和指令长度这3个主要方面考虑的。而控制存储器容量的大小与微指令的设计目标无关。17.参考答案：D[解析]AGP(AcceleratedGraphicPorts)总线是专门用来连接显示卡的高速总线，其中AGP8X版本的AGP总线数据传输速率可达2.1GB/s，远大于其他3种总线。18.参考答案：A[解析]I/O接口中数据缓冲区的作用是用来暂存外部设备和CPU直接传送的数据。19.参考答案：A[解析]Ⅰ：地址译码器是存储器在对地址进行译码时所需要的，CPU中没有地址译码器，故Ⅰ正确。

Ⅱ：CPU中程序计数器(PC)中存放的是当前欲执行指令的地址，而不是操作数地址，故Ⅱ错误。

Ⅲ：程序计数器的作用就是决定了指令下一步该执行的顺序，故Ⅲ正确。

Ⅳ：状态寄存器、通用寄存器、程序计数器(PC)程序员能够操作它们的内容，这样才能实现汇编的编程。但是诸如IR、MAR、MDR等都是CPU内部的工作寄存器，程序员就不能改变其内容了，也就是对程序员完全透明的，故Ⅳ错误。20.参考答案：C[解析]Cache的块长和块数都是影响Cache命中率的重要因素，而Cache的总容量就是块长与块数的乘积。Cache的命中率与主存的存取时间无关，故选C。21.参考答案：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s。16位数据的传输时间=16位/(400KB/s)=2B/(400KB/s)=5μs。由于5μs远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。22.参考答案：D[解析]读/写控制信号线决定了是从存储器读还是向存储器写，显然A、B、C选项都正确。23.参考答案：D根据物理器件的不同，可以将计算机的发展分成不同的时代。24.参考答案：A[解析]在总线控制中，申请总线的设备向总线控制器发出“总线请求”，由总线控制器进行裁决。如果经裁决允许该设备使用总线，就由总线控制器向该设备发出“总线允许”信号，该设备接收到后发出“总线忙”信号，用于通知其他设备总线已被占用。当该设备使用完总线时，将“总线忙”信号撤销，释放总线。25.参考答案：C[解析]中断响应要求快速进行，因此一般用硬件实现，中断处理过程一般用软件实现，故本题选C。26.参考答案：A控制存储器是微程序控制器的核心，必须在CPU中。其余选项都是属于存储器系统，在CPU的外部。27.参考答案：B[解析]微程序设计的概念：将一条机器指令编写成一个微程序，每一个微程序中包含若干条微指令，而每一条微指令又对应一个或几个微操作命令。然后把这些微程序存到一个控制存储器中，用寻找用户程序的方法来寻找每个微程序中的微指令。所以逐条执行每一条微指令，也就相应地完成了一条机器指令的全部操作。28.参考答案：D[解析]负数补码表示时，形式为1.0××…×(或1.10…0)的尾数是规格化浮点数的尾数。

规格化表示的位数形式总结如下，识记该规律有助于快速解题。

·正数：0.1××…×。

·负数(原码)：1.1××…×。

·负数(补码)：1.0××…×(或1.10…0)。

根据上述总结规律，A和C都是规格化数，故选D。29.参考答案：B[解析]通常将完成一次总线操作的时间称为总线周期，其可分为以下4个阶段：申请阶段、寻址阶段、传输阶段和结束阶段。而寻址阶段就是传送地址，传输阶段就是传送数据。30.参考答案：D[解析]x和z为int型，说明x和z都占32位的存储空间。127换成二进制为00000000000000000000000001111111，对应的十六进制为0000007FH。z进行运算后变成118，换成二进制为00000000000000000000000001110110，对应的十六进制为00000076H。另外，因为y为short型，所以y所占存储空间为16位，且在计算机中使用补码表示(默认的)。-9的二进制表示为1000000000001001，因此-9的补码表示为1111111111110111(符号位不变，其余位取反加1)，对应的十六进制为FFF7H。31.参考答案：A[解析]在讲解二地址指令时，讨论过怎样缩短指令长度，即以运算结果覆盖以前源操作数的内容即可。指令的操作即为(A1)OP(A2)→A1或(A1)OP(A2)→A2，即A1或A2既代表源操作数的地址，又代表存放本次运算结果的地址。32.参考答案：C因为CPU是在指令周期的最后一个机器周期——执行周期的结束时刻统一向所有中断源发出中断查询信号，所以答案为C。33.参考答案：B[解析]Ⅰ正确，在实现DMA传输时，是由DMA控制器直接掌管总线，因此，存在着一个总线使用权转移问题，即DMA传输前，CPU要把总线使用权交给DMA控制器，而在结束DMA传输后，DMA控制器应立即把总线使用权再交回给CPU。

Ⅱ错误，键盘和鼠标的数据输入应该使用中断请求方式。

Ⅲ错误，DMA的数据交换过程包括3个步骤，DMA控制器的初始化、DMA传送、DMA传送的后处理。其中，CPU参与初始化和后处理两部分工作，因此，Ⅲ选项错误，其中传送后处理部分，是通过向CPU发出“DMA结束”中断请求，由CPU执行相应的中断服务程序进行数据校验等后处理工作的，因此Ⅳ正确。34.参考答案：B[解析]通道程序是主处理机为它准备的一些通道指令，外设有DMA请求时，通过DMAC向CPU以发中断的形式申请总线使用权，而当CPU与DMAC传送信息时如同一个I/O接口，所以通过I/O指令访问。35.参考答案：A[解析]外部中断一般是指由计算机外设发出的中断请求，如：键盘中断、打印机中断、定时器中断等。外部中断是可以屏蔽的中断，也就是说，利用中断控制器可以屏蔽这些外部设备的中断请求。

内部中断是指因硬件出错(如突然掉电、奇偶校验错等)、运算出错(除数为零、运算溢出、单步中断等)、无效操作码、DMA操作结束等所引起的中断。内部中断是不可屏蔽的中断。

所以，4个选项中，只有A是能引起外部中断请求的事件，其他选项都是属于引起内部中断请求的事件。36.参考答案：A浮点数溢出是指阶码溢出(超出所能表示的最大值)。尾数上溢时，尾数将被右移1位，阶码加1，这个操作被称为右规。37.参考答案：A中断允许触发器EI：是CPU内部用来表示是否允许响应中断请求的触发器。可通过软件设置，当EI=1时，意味着CPU允许响应中断源的请求，反之，则不允许。在中断过程中，中断响应的条件之一便是要EI=1(又称为开中断)。由于在单级中断系统中，所有的中断源都属于同一级，当CPU正在执行某个中断服务时，另一个中断源又提出了新的中断请求，CPU必须等执行完正在执行的中断服务程序才能再响应。故应该将中断允许触发器关闭，使得其它中断源即使有申请也不会被CPU响应，所以答案选A。中断请求触发器IR是用来暂存中断源发出的中断请求信号。当IR=1时，表示中断源发出了中断请求，IR=0，则表示没有发出。中断屏蔽触发器IM是使CPU接收不到中断源的中断请求的触发器。在多重中断系统中，中断屏蔽触发器可以用来改变中断处理的优先等级。答案D中断保护触发器不存在。38.参考答案：C[解析]CPU包括运算逻辑部件(ALU)、寄存器部件和控制部件(CU)等。

Cache是高速缓存器，不属于CPU的组成部分。39.参考答案：B[解析]同步总线的特点是各部件采用时钟信号进行同步，协议简单，因而速度快，接口逻辑很少。但总线上的每个部件必须在规定的时间内完成要求的动作，所以一般按最慢的部件来设计公共时钟。而且由于时钟偏移问题，同步总线一般不能很长。因此，一般同步总线用在部件之间距离短、存取速度一致的场合。通常，CPU内部总线、处理器总线等采用同步总线。因此Ⅰ、Ⅱ和Ⅳ都是正确的。

Ⅲ属于异步总线的特征。

异步总线采用应答方式进行通信，允许各设备之间的速度有较大的差异，因此，通常用于在具有不同存取速度的设备之间进行通信。通常连接外设或其他机器的通信总线采用异步总线。

综上，本题选B。40.参考答案：AE原码8位定点整数的表示范围是-127～+127，即-(27-1)～(27-1)，所以n+1的原码定点整数表示范围是：-(2n-1)～(2n-1)，8位原码定点小数的表示范围是-(1-27)～(1～2-7)，故n+1的原码定点小数的表示范围是：0≤|N|≤1-2-n。41.参考答案：此题考查各种机器数的表示范围：

1)不带符号数表示范围：0～255。

2)原码表示：-127～+127。

3)补码表示：-128～+127。

4)反码表示：-127～+127。

5)移码表示：-128～+127。42.参考答案：A[解析]早期的冯·诺依曼机以运算器为中心，且是单处理机，B是多处理机。冯·诺依曼机最根本的特征是采用“存储程序”原理，基本工作方式是控制流驱动方式。43.参考答案：ADRAM芯片的地址信号分为行地址和列地址分时从同一引脚输入，为了区分行、列地址，采用不同的控制信号，先由RAS有效，将行地址输入进芯片内部的行地址缓存器；然后CAS有效，将列地址送到列地址缓存器。DRAM芯片中没有专用的片选信号CS，因为RAS有效后，芯片就开始工作了，所以RAS有相当于片选信号的作用。44.参考答案：A[解析]立即寻址用途一：例如需要传送