实时摄像视频至3g-sdi视频转换电路的设计

实时摄像视频至3g-sdi视频转换电路的设计

0基于3g-sdi视频转换pal系统通常用于模拟视频。pal使用75uf057抗逆轴电缆，接收720.576hz的模拟视频，并满足28.4、320.256、1938.288和640.01的一般探测器的成像需求。随着科学技术的迅猛发展,数字视频的应用变得越加广泛,而数字视频相对于传统的模拟视频,在抗干扰、数据传输量等方面均有着无可比拟的优势。同时随着热成像探测器已经开始步入高清、超高清分辨率后,PAL制模拟视频输出开始无法满足热成像探测器的成像需求。因而当前很多热像系统出于高速数据传输以及调试便捷的考虑,均采用CameraLink标准的数字视频输出热图像。但是当传统系统进行技术升级的时候就出现了一个问题。CameraLink和PAL这两种视频格式在传输上无法兼容。如果要更换75uf057同轴电缆,势必要在较大程度上改变传统系统内部电缆的走线布局,无法做到新模块即插即用,将会大大增加技术升级的工作量。此时利用3G-SDI(3generationserialdigitalinterface)视频格式就能很好地解决这个矛盾。1994年,ITU-R发布了BT656-2建议书,定义了最初的SDI串行数字接口,该接口采用10bit数据传输,数据速率270Mb/s,很快在数字广播、电影、电视行业设备上被采用。此接口使用通用的75uf057同轴电缆与连接器,原有系统中的大量已敷设电缆得以再利用2005年,ITU-R在BT1120-6建议书以及SMPTE424M中给出了第三代SDI(3G-SDI)标准,该标准采用2.97Gb/s数据率,最高支持1080P@60Hz的高清图像传输。SDI的物理层可以采用特性阻抗为75uf057或50uf057的接头与同轴电缆,以及特性阻抗为100uf057的平衡双绞线与接头SDI信号是无压缩的数字视频信号,不存在因压缩造成的画质下降以及延迟。传输HD-SDI信号时距离可达150m。因此,在一定范围内组建系统时可以不必太注意电缆的性能于是当传统系统需要进行数字化升级改造时,只需要在热像系统输出端接入一个CameraLink至SDI的转接电路,接收端换装具有SDI接收功能的数字显示器即可实现系统升级。传统的转换电路,除了采用FPGA作为主处理芯片外,还需要采用专用SDI转换芯片,将并行的数字视频进行串化,之后再将信号发送出去,且一块专用芯片只能实现一路视频的转换。同时SDI转换芯片将会占用较大的电路板面积,增加相应的配属电路,使得转换电路难以小型化。本文将介绍利用XilinxXc6slx45tFPGA的高速GTP(gigabittransceiverwithlowpower)串行收发器,实现将CameraLink视频转换为3G-SDI视频的过程。采用该方法可以将并串转换的逻辑功能在FPGA内部实现,取消SDI专用转换芯片,仅需要搭配接口驱动芯片即可,因而可以在小规模电路上实现双路SDI信号输出。1基于差分电流模式逻辑GTP是低功耗千兆位收发器的简称。Spartanxad6LXT器件的GTP收发器支持最高3.2Gb/s的收/发数据率。每个GTP收发器都拥有大量用户可定义的特性和参数,并能够在器件的配置过程中完成用户自定义GTP的发射器从根本上来说是一个并串转换器,将并行信号转变为串行信号,使用差分电流模式逻辑(currentmodelogic,CML)输出信号。同理GTP接收器实质为一个串并转换器,可将输入的串行差分信号转换为并行信号于是可以利用FPGA内部逻辑资源将并行数字视频信号通过GTP转换为串行CML信号输出,再利用SDI电缆驱动芯片将CML信号转换为满足SMPTE规定的电气要求的串行信号。2sdi线程信号的生成说明串行信号的产生过程如图1所示3实现电路3.1同轴电缆接插件本电路设计电路的硬件构架如图2、图3。电路以Xc6slx45tFPGA为核心处理器件,该器件包含4个GTP收发器,实际只使用其中两个发送器,作为SDI视频的输出。外部采用LMH0302电缆驱动芯片,进行接口电气转换,即可将SDI信号发送出去。双路SDI一路采用标准的75uf057特征阻抗的同轴电缆接插件,一路采用50uf057的小型接插件。对于一些小型化要求较高的情况,利用50uf057同轴电路输出,取消75uf057同轴电缆接插件以减小结构尺寸。电路利用两片ADV7391视频DA实现两路独立的PAL制模拟输出;利用DS90CR286芯片实现将串行LVDS的CameraLink视频流转换为TTL并行视频信号,采用MT41J128M8DDR3存储器作为帧存,对输入视频进行缓冲。电路还具备3路422通信接口可实现命令的接收和转发,另外具备一路232维护串口。电路还可以接受外同步,并转发外同步。整个电路板结构尺寸为50mm×50mm。若包含75uf057同轴电缆接插件则尺寸为70mm×50mm。3.2视频编码模块FPGA内部处理流程如图4所示。FPGA内部通过IP核Multi-PortMemoryController(MPMC)开辟5个DDR3的访问接口每一路视频输出都有一个独立的视频编码模块,对于SDI输出进行SMPTE425M编码,对PAL输出进行CCIR656编码。编码后形成并行的数字视频流。对于SDI通路还需要进行并串转换和NRZI编码,之后便可输出;对于PAL通道则可以直接将视频流送入DA转换器形成模拟PAL视频。分划菜单模块利用FPGA内部存储器搭建,存储需要显示的分划/菜单数据,可根据视频编码模块的时序,提取分划/菜单数据与图像数据进行融合,形成带分划/菜单的视频流。利用FPGA内部资源搭建MicroBlaze软核,构建时选用4个UART模块,3个用于通信422接口,一个用于维护232接口。MicroBlaze软核可以编写C程序实现复杂的通信接收转发功能,极大地加快开发速度。同步模块可接收外部同步,可将同步用于内部编码模块,也可将同步转发给前端的热像系统。3.3图像显示正常输出,无明显噪声经测试,短距离下SDI双路(75uf057/50uf057)接口均可输出1080P@60Hz的图像,并正常显示工作稳定。长距离传输还未进行实验。CameraLink接口能够正常接收CameraLink视频。2路PAL通道能够正常输出PAL模拟视频且无明显噪声。CameraLink和SDI(2.97Gb/s)的高速数字信号并没有对模拟视频产生干扰。全部功能运行下电路板功耗约为4.5W。4外同及外同步视频同步转发本文介绍了基于Xc6slx45tFPGA的CameraLink至3G-SDI的视频转换电路。电路能够将输入的CameraLink视频转换为2路3G-SDI视频和2路PAL模拟视频;同时具备3路422通信接口,1路RS232维护接口;可以实现外同以及外同步转发。可在视频流上叠加分划字符。由于不需要使用专用的SDI解串芯片,系统可以大量减少相关元件的使用;同时,实验验证短距离内可以使用小型50uf057同轴接插件,使得系统相对于传统的SDI接口电路具有小型化特点(50mm×50mm)便于传统系统的技术升级改造。当不需要全部输出时,可降低部分功耗。特别当视频输入的输入完全同步且