基于fpga的机载视频压缩模块设计

基于fpga的机载视频压缩模块设计

f出于对f的担忧设计，采用编程逻辑器（f），采集和压缩输入路径xga和2个pal视频，压缩数据以传输到主要处理模块。该方案采用低功耗高性能的FPGA器件作为核心处理器，简化了硬件架构，因此降低了模块功耗，提高了可靠性。该模块设计已成功运用在某重点型号飞机显示控制管理系统。随着机载视频技术的发展，视频显示在现代飞机的机载显示控制管理系统中占有越来越重要的位置。机载视频可以实时监控飞机上各个设备仪器的状态，为飞机的安全高效的飞行和任务提供了有力的保障。XGA视频作为一种数字视频技术，具有清晰、实时、稳定的特点，能够满足目前机载视频的传输要求，在现代飞机中得到广泛的应用。随着电子和计算机技术的蓬勃发展，数字视频压缩技术不断进步，其通用文件管理方式和越来越清晰的图像效果受到航空电子系统的青睐。而高清数字视频信息量较大，机载显示系统传输带宽有限，因此，如何有效并高质量地压缩高清视频是机载视频记录的关键。本文针对机载XGA视频的特点，结合H.264的视频编码标准，设计了一种基于FPGA的机载视频压缩模块。方案以可编程逻辑器件（FPGA）为核心，配以外围辅助电路，对输入的5路XGA视频和2路PAL视频进行采集并压缩，压缩后的数据通过PCIe总线传输给主处理模块。该方案采用低功耗高性能的FPGA器件作为核心处理器，简化了硬件架构，因此降低了模块功耗，提高了可靠性。1视频传输接口方案基于FPGA的机载视频压缩模块的硬件架构图如图1所示。该系统主要功能有：(1）支持5路分辨率为1024×768的XGA视频信号，记录帧率25帧/秒的压缩、传输记录功能，按H.264压缩后，数据流带宽总计为3MB/s;(2）支持2路PAL制式的视频信号的压缩传输记录功能，按H.264压缩后，数据流带宽总计为1MB/s;(3）通过PCIe接口与外部模块交换数据。为了降低系统功耗，本方案采用Xilinx公司的K7系列XC7K410T-2FFG900I的FPGA，内含两颗H.264视频编码IP核。该FPGA采用28nm工艺制造，与相似密度40nm器件相比，功耗降低一半，利用其丰富的逻辑资源和IP核资源并配合以相应的外围辅助电路模块，构建出一个灵活、可重构的机载视频采集和压缩模块。2视频存储显示电路根据图1所示，整个系统可以由电源转换电路、配置加载电路、DDR2存储电路、程序存储电路、XGA视频解码电路、PAL视频解码电路、PCIe电路等部分组成。下面依次对每个部分进行说明。2.1内部电源电路电源转换电路由Linear公司生产两片的LTM4616电源模块、一片LTM8025电源模块以及一片TI公司生产的TPS74401电源芯片组成，将输入的+5V直流电压，转换产生+3.3V、+1.8V、+1.2V、+1.0V、-5V等内部电压。LTM4616电源模块产生+3.3V、+1.8V、+1.0V电压，最大输出电流8A。其中，+3.3V电压主要用于接口芯片、FPGAI/O接口、FLASH存储器等电路供电，+1.8V和+1.0V电压主要用于FPGA内核以及MGT内部模块供电。LTM8025电源模块产生-5V电压，最大输出电流4A，主要用于接口芯片供电。TPS74401电源芯片产生+1.2V电压，最大输出电流2A，主要用于FPGA-MGT内部模块供电。具体的电源拓扑结构如图2所示。2.2fps加载电路FPGA逻辑加载电路包括数据总线、地址总线、以及片选、写使能、输出使能等控制信号。其主要功能是在逻辑烧写时，通过该电路往FLASH上烧写配置文件，或者FPGA上电时，通过该电路从FLASH加载配置文件。FPGA不同的加载模方式对应不同的FPGA配置管脚。本系统采用MasterBPI-Up异步并行加载模式。具体的电路图如图3所示。2.3ddr2芯片简介DDR2存储器采用4片容量为64MB的DDR2SDRAM芯片，型号为MT47H32M16NF-25EAAT:H。4片DDR2芯片通过级联构成256MB的64bit动态存储器，该DDR2总线最高频率400MHz，设计使用266MHz，速率为200Mbps。具体的电路图如图4所示。2.4系统工作原理程序FLASH存储器采用国微电子公司生产的SM29LV256MC的FLASH存储器，该器件容量为32MB，采用3.3V供电，可以通过配置管脚实现8位数据总线或者16位数据总线工作。数据读取时间为120ns，擦写次数可达100000次，本系统采用16位数据总线工作，用来存储逻辑程序并保证掉电后程序不丢失。具体的电路图如图5所示。2.5格式视频解码XGA视频解码电路主要由ADV7403完成。ADV7403是一款高质量、单芯片、多格式视频解码器，它支持将RGB/YPrPb分量的视频信号解码成数字RGB或者YCrCb像素流输出，同时该器件也支持图形数字化。本文所使用的功能即对输入的RGB分量的XGA视频信号解码成4:4:4的24位RGB像素流输出，具体的电路设计图如图6所示。2.6tvp5150芯片概述PAL视频解码电路主要由TVP5150芯片完成。将2路PAL接口视频信号转换为8bit的并行RGB信号以及时钟、行场同步信号，输出至FPGA。TVP5150芯片由FPGA通过I2C电路完成寄存器配置。TVP5150是一款模拟视频解码器，它支持将模拟视频信号解码成数字信号输出，具体的电路设计图如图7所示。2.7基于pvps的bpsPCIe电路主要通过高速串行接口GTX实现。GTX支持500Mbps～12.5Gbps。电路设计如图8所示，根据PCIExpress规范，发送端、时钟采用交流耦合，耦合电容容值为0.1uf。端接的校准电阻阻值为100欧姆。PCIe的参考时钟由外部时钟提供，时钟频率为100MHz。3视频控制读取模块逻辑设计的流程图如图9所示。视频信号输入，先经过格式转换，转换成4:2:2的YUV信号，再通过FIFO数据缓存后输入到H.264的IP核，IP核完成寄存器配置后，开始对输入的视频进行编码，同时DDR2与H.264的IP核进行通讯进行视频数据交互，编码完成后，数据通过输出码流缓存输出到PCIe接口，再通过PCIe输出。控制寄存器主要对视频寄存器和PCIe接口进行设置。本模块FPGA内置两颗H.264的IP核，一颗IP核处理压缩4路XGA视频，另一颗IP核处理压缩1路XGA视频和2路PAL视频。4试的显示展示本方案搭建了硬件测试平台进行试验和验证。模块测试的显示效果图如图10所示。从图中可以看出，5路XGA视频和2路PAL视频压缩后解码到播放器输出显示清晰稳定，效果良好，达到了预期的目标。5测试结果与分析本文提出了一种基于FPGA的机载视频压缩模块的设计。该设计以可编程逻辑器件FPGA为核心，给出了系统的整体设计方案，再根据整体设计方案，对内部的硬件和逻辑部分的设计进行了详细地阐述，最后，搭建硬件测试系统进行测试和验证。测试和验证的结果表明，该模块实现了5路XGA视频、2路PAL制视频的压缩功能，整个测试系统工作正常，视频信号清晰稳定，效果良好，达到了预期目标。另外，采用以FPGA为核心的方案，大大地简化了系统硬件架构，从而降低了系统功耗，提高了可靠性。目前，该模块设计已成功运用在某重点型号飞机显示控制管理系统。2003年3月，ITU-T和IS