存储器与的连接

存储器与的连接第1页，课件共32页，创作于2023年2月5.4.1存储器与CPU连接应考虑的问题1．存储器类型选择

RAM最大的特点是其存储的信息可以在程序中用读／写指令随机读写，但掉电时信息丢失。所以RAM一般用于存储用户的调试程序（或程序存储器中的用户区）、程序的中间运算结果及掉电时无需保护（存）的I/O数据及参数等。

ROM中的内容掉电不易失，但不能随机写入，故一般用于存储系统程序（监控程序）和无需在线修改的参数等。第2页，课件共32页，创作于2023年2月2．CPU总线的负载能力通常CPU总线的直流负载能力（也称驱动能力）为一个TTL器件或20个MOS器件。因存储器基本上是MOS电路，直流负载很小，所以在小型系统中CPU可直接与存储器芯片连接。而当CPU总线上需挂接的器件超过上述负载时，就应考虑在其总线与挂接的器件间加接缓冲器或驱动器，以增加CPU的负载能力。常用的驱动器和缓冲器有单向的74LS244以及Intel8282、8283等，用于单向传输的地址总线和控制总线的驱动；对双向传输的数据总线通常采用数据收发器74LS245或Intel8286、8287等实现驱动。第3页，课件共32页，创作于2023年2月3．存储器的地址分配和片选问题内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，所以内存的地址分配是一个重要的问题。存储器芯片单片的容量有限，由多片存储器芯片组成一个存储器系统，要求正确解决片选问题。第4页，课件共32页，创作于2023年2月4．CPU的时序和存储器的存取速度之间的配合问题CPU在取指令和读写操作、存储器芯片读/写都有相应的固定时序。选用存储芯片时，必须考虑它的存取时间与CPU的固定时序之间的匹配问题，即时序配合问题。第5页，课件共32页，创作于2023年2月5.4.2存储器容量的扩充

当一片存储器芯片的容量不能满足系统要求时，需多片组合以扩充位数或单元数。这就是所谓的存储器容量扩充。字扩充：扩充存储器的存储单元，如果把存储器视为一个矩阵，这字扩充就是行扩充位扩充：扩充存储器的一个单元的位数，也就是矩阵的列扩充。第6页，课件共32页，创作于2023年2月下面以SRAM6264为例说明存储器容量扩充的方法，ROM的处理方法与之相同。1．位（并联）扩充用2片8K×8位的6264扩充形成8K×16位的芯片组：除了数据线外，对应相连第7页，课件共32页，创作于2023年2月2．字（串联）扩充用4片8K×8位芯片6264构成32K×8位的存储芯片组：第8页，课件共32页，创作于2023年2月这32K单元的地址范围在4个芯片中的分配如下表所示：4片存储器内部的地址（A12～A0）都是相同（重复）的，但增加了A14、A13后，它们对外的地址就是连续（不重复）的了，故称地址线A12～A0实现片内寻址，A14、A13实现片间寻址。

第9页，课件共32页，创作于2023年2月再扩充单元数：将这8个芯片组组合成8K×8位存储区。显然，8K存储单元需要13根地址线（213=8K），比原来每片的10根地址线多了3根，可用3－8译码器芯片74LS1383．位和字同时（串并联）扩充当存储器的位数和单元数都需要扩充时，如用16片1K×4位芯片构成8K×8位存储区：先扩充位数：每2个芯片（2×4位=8位）一组，构成8个1K×8位芯片组；第10页，课件共32页，创作于2023年2月138译码器CBAY7Y6Y5Y4Y3Y2Y1Y0×××111111110001111111000011111101…11101111111G1Y7G2AY6G2BY5Y4138Y3CY2BY1AY0≠100

=100使能输入端第11页，课件共32页，创作于2023年2月0#A9~A0D3~D0CS2#A9~A0D3~D0CS4#A9~A0D3~D0CS6#A9~A0D3~D0CS1#A9~A0D3~D0CS3#A9~A0D3~D0CS5#A9~A0D3~D0CS7#A9~A0D3~D0CSD3~D0D7~D4A9~A0138A10A11A12第12页，课件共32页，创作于2023年2月将CPU的A12～A10对应接至74LS138的C、B、A，而8个输出引脚对应接至8个存储芯片组的片选信号端，A12～A10的组合就可分别选中8个存储芯片组中的一组。存储单元的地址范围分配如表所示。第13页，课件共32页，创作于2023年2月存储器容量的扩充关键是存储单元地址的分配和片选信号的处理，其基本原则是：地址安排不要重叠，也不要断档，最好是连续的，这样，存储器容量和CPU地址资源的利用率最高，也便于编程。第14页，课件共32页，创作于2023年2月5.4.3片选译码方式片选信号的译码方式有全译码、部分译码和线选三种。

1．

全译码方式CPU的地址线除低位地址线用于存储器芯片的片内寻址外，剩下的高位地址线全部用于存储器芯片的片间寻址（经译码器产生片选信号）第15页，课件共32页，创作于2023年2月例：CPU的20位地址线采用全译码方式：低位地址线A12～A0接至各存储器芯片的地址线，用作片内寻址剩下的高位地址A19~A13通过译码器接至各存储器芯片的片选端，用作片间寻址。第16页，课件共32页，创作于2023年2月第17页，课件共32页，创作于2023年2月全译码方式充分发挥了CPU的寻址能力（不浪费存储地址空间），存储器芯片中的每一个单元都有一个唯一确定的地址，不会出现部分译码方式和线选方式中的地址重叠、地址不连续现象；但译码电路较复杂，需要的元器件也较多。第18页，课件共32页，创作于2023年2月2．

部分译码方式CPU的高位地址线中只有一部分用于存储器芯片的片间寻址。第19页，课件共32页，创作于2023年2月只用2条高位地址线A14、A13作为译码输入，仍可产生4个芯片的片选信号，其地址分配如下。第20页，课件共32页，创作于2023年2月虽然4片存储器芯片的基本地址分别为00000H～01FFFH、02000H～03FFFH、04000H～05FFFH、06000H～07FFFH，但其余高位地址线的任意组合也可能会重复选中这些存储器芯片，如CPU地址00000H和08000H、10000H等均选中0#芯片的0000H存储单元，这就是地址重叠现象。00000H和08000H、10000H00000H＝00000000

00000000000008000H＝00001000

00000000000010000H＝00010000

000000000000第21页，课件共32页，创作于2023年2月

3．

线选方式直接用高位地址线作为存储器芯片的片选信号，无需译码器，此译码方式称为线选。只用A13产生两个片选信号，则0#、1#存储器芯片的基本地址分别为00000H～01FFFH、02000H～03FFFH，但其余高位地址线的任意组合也可能会重复选中这两片存储器芯片，如CPU地址01000H和06000H、12000H等均选中1#芯片的0000H存储单元。第22页，课件共32页，创作于2023年2月5.4.4存储器连接举例

在微机系统中，为能支持各种数据宽度操作，存储器模块一般都按字节编址，以字节为单位构成。对于不同总线宽度的微机系统，其中的存储器连接方式是不同的。下面介绍16位和32位微机系统中的存储器连接。

1.

16位微机系统中的存储器

16位微机系统需要用两个字节组成一个整字，即占用两个字节地址组成一个字地址，故必须将8位存储器安排成两组存储体：即高位存储体和低位存储体，高位存储体的8位数据线连接微机系统的高8位数据线D15～D8，其地址码为奇数（也称奇存储体）；低位存储体的8位数据线连接微机系统的低8位数据线D7～D0，其地址码为偶数（也称偶存储体）。第23页，课件共32页，创作于2023年2月第24页，课件共32页，创作于2023年2月CPU有20根地址线A19～A0，16位数据总线D15～D0，可直接寻址1M字节的内存地址空间。因此，将1M字节的存储器地址空间分成两个512K字节的存储体：CPU的A0和BHE同时为0时，同时选中偶存储体和奇存储体，可进行16位的数据访问；A0=0，BHE=1时，选中偶存储体，可进行低8位的数据访问；A0=1，BHE=0时，选中奇存储体，可进行高8位的数据访问；A0和BHE同时为1时，不作存储器访问。第25页，课件共32页，创作于2023年2月特点：8086系统对存贮器的操作既可以16位，也可以8位。当进行16位数据读写时：若数据是对准的（从偶地址开始安排数据），则只需要1个总线周期完成；若数据未对准（从奇地址开始安排数据），则需要2个总线周期完成。而进行8位数据读写时，每次均要1个总线周期。第26页，课件共32页，创作于2023年2月例如：有数据定义如下：DATA SEGMENTDAT1 DW 1234H；数据对准DAT2 DB 20H；DAT3 DW 2000H；数据未对准DATA ENDS执行：MOVAX，DAT1；需要1个总线周期执行：MOVAX，DAT3；需要2个总线周期第27页，课件共32页，创作于2023年2月2．

32位微机系统中的存储器32位微机系统需要用4个字节组成一个整字（32位），即占用4个字节地址组成一个字地址：第28页，课件共32页，创作于2023年2月地址线A0和A1通过CPU内部编码产生字节选通信号第29页，课件共32页，创作于2023年2月5.4.5存储器模块（MemoryModule）

存储器模块（俗称内存条）就是高集成度RAM模块，它将多片高容量DRAM芯片装配在条状印刷线路板上，加上相应的控制电路，线路板配有标准单或双边沿连接插脚，可直接插入微机主板上的存储器插座。微机系统常用的模块按数据字长不同，可分为三种：（1）30线SIMM（SingleIn－lineMemoryModule，单列直插存储器模块）内存条：

8+1位（其中的1位为奇偶校验位），多用于80386以下系统，内存条容量有256KB、512KB、1MB、2MB、4MB等。第30页，课件共32页，创作于2023年2月（2）72线SIMM