第5章-计算机的总线技术课件

Chapter5总线技术总线概述总线的分类总线的组成总线的性能参数总线的标准采用总线结构的优点总线的数据传输方式ISA总线62线部分36线部分PCI总线PCI总线结构特点PCI总线信号定义PCI的传输方式USB总线USB接口的组成和特性USB系统的硬件拓扑结构USB系统的软件结构USB传输协议总线概述是一组信号线的集合，是在各种模块间传递信息的公共通路。在微型计算机系统中，利用总线实现芯片内部(片内)印刷电路板各部件之间(片际),机箱内各插件板之间(板际)，主机与外设之间(通信类），系统与系统之间的连接与通信（系统）。总线是构成微型计算机应用系统的重要技术，总线技术设计的好坏会直接影响到系统的性能，可靠性，课扩展性和可升级性。标准总线的好处简化系统设计简化系统结构提高系统可靠性便于升级总线的分类CPU总线地址总线，数据总线和控制总线局部总线介于cpu总线和系统总线之间系统总线微机系统内部各部件之间相互连接的一组公共信息线，用于插件板之间的连接。微机系统总线都做成多个总线槽的形式，各槽相同的信号线连接在一起。通信总线又称设备总线，是微机系统之间或微机系统与智能仪器之间进行通信的一组公共信号线。④④(系统)外总线如并口、串口③③(系统)内总线如ISA、PCI②②片(间)总线

三总线形式①①片内总线

单总线形式微机总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板微机系统其他微机系统其他仪器系统微机系统的四级总线示意图例：内部总线8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线总线接口部件BIU123456指令队列CSDSSSESEU控制器ALU暂存器标志寄存器执行部件EU通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISI80888086IP暂存器8086总线例：系统总线MPURAMROMI/O接口外设ABDBCB例：系统结构中的总线例：总线实体PCI总线外设接口总线总线的数据传输过程传输过程申请阶段寻址阶段传输阶段结束阶段同步并行总线高速、高效通信距离短并行总线串行总线异步并行总线半同步并行总线同步串行总线异步串行总线距离远、简单速度慢总线传输方式按数据传输方式分类并行接口芯片将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信。

D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源01010110CPU数据总线地址译码读出信号写入信号复位准备好中断请求地址输入设备输出设备控制寄存器输入缓冲寄存器输出缓冲寄存器状态寄存器片选A0A1数据输入准备好数据输入数据输入回答数据输出数据输出准备好数据输出回答并行接口连接外设示意图CPURAMROMI/O接口外设ABDBCB一、并行总线的构成典型的三总线结构地址总线AB、数据总线DB、控制总线CB

并行总线1、同步并行总线时序

同步时钟频率和数据总线宽度确定了数据传输速度。数据传输与时钟同步。要求各个设备的速度相当。并行总线的时序通过联络应答信号实现握手。握手信号异步并行总线时序读数据握手信号写数据适应能力强，速度取决于较慢的设备。同步并行总线高速、高效通信距离短并行总线串行总线异步并行总线半同步并行总线同步串行总线异步串行总线距离远、简单速度慢总线传输方式串行总线一、串行总线的构成只有数据总线，没有地址总线和控制总线总线上信息（数据、地址……）按位传输总线规模小，特别适用于远距离通信。也可作为系统内部通信和近距离通信。COM口RS-232、RS-485串行通信接口USB接口SPI/QSPI常用串行扩展接口I2C1-wire单总线按数据传输方式分类串行接口芯片将数据的各位按时间顺序依次在一根传输线上传输，适于长距离、中低速通信。RD目的TD源01101010总线的组成&性能参数地址总线用于传送地址信息，数据总线用于传送数据信息控制总线传送控制和状态信息电源线和地线决定总线使用的电源种类及地线分布和用法性能参数时钟频率总线宽度总线传输速率总线定时协议多路复用信号线数总线控制方式总线标准芯片之间，插板之间以及系统之间通过总线进连接和传送信息是应遵守的一些协议和规范。机械结构规范功能结构规范电气规范时间特效总线结构优点简化了硬件的设计标准总线可以得到多个厂家的支持系统总线扩充性能好系统更新性能好便于故障诊断和维修，同时也降低了成本总线结构缺点总线传送具有分时性，当有多个主设备同时进行总线的使用时必须进行总线的仲裁。总线标准&采用结构优缺点ISA(Industrystandardarchitecture)工业体系标准是以80286为CPU的PC/AT机及其兼容机所采用的系统总线比PCI接口插槽位于主板的最下端。其工作频率为8MHz左右，为16位插槽，最大传输率16MB/sec，可插接显卡，声卡，网卡已及所谓的多功能接口卡等扩展插卡。其缺点是CPU资源占用太高，数据传输带宽太小，是已经被淘汰的插槽接口

ISA总线ISA(Industrystandardarchitecture)工业体系标准是以80286为CPU的PC/AT机及其兼容机所采用的系统总线ISA总线数据宽度为8位的ISA总线由62根信号线组成，分A,B面。AT总线

PC总线的基础上增加了36根信号线，增加了C，D面。ISA总线的特点特点一：1K字节的I/O地址空间（0000H～03FFH）

24位存储器地址

8位或16位数据存取

15级硬件中断

7级DMA通道产生I/O等待状态特点二：它是一种多主控（MultiMaster）总线，除主CPU

外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可以成为ISA总线的主控设备。ISA总线的特点特点三：可支持8种类型的总线周期①8位或16位的存储器读周期②8位或16位的存储器写周期③8位或16位的I/O读周期④8位或16位的I/O写周期⑤中断请求和中断响应周期⑥DMA周期⑦存储器刷新周期⑧总线仲裁周期ISA总线信号元件面焊接面管脚号信号名称管脚号信号名称A1B1GNDA2D7B2RESETDRVA3D6B3+5VA4D5B4IRQ2A5D4B5－5VA6D3B6DRQ2A7D2B7－12VA8D1B8A9D0B9+12VA10I/OCHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16DRQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B25IRQ3A26A5B26ISA信号说明1）数据线D0-D15：双向三态2）低位地址线A0-A19：输出，可寻址1MB3）高位低线LA17-LA23：输出，寻址范围16MB，A19～A17不复用，提高数据传输率4）地址锁存允许信号ALE：输出，高电平有效5）中断请求信号IRQ2-IRQ7、IRQ10-IRQ14：输入，上升沿有效7）I/O写信号：输出，低电平有效6）I/O读信号：输出，低电平有效10）地址使能信号AEN：输出，高电平有效。高电平表示DMA周期。CPU控制总线时，该信号保持低电平ISA信号说明8）存储器读：输出，低电平有效9）存储器写：输出，低电平有效12）16位I/O片选信号：输入，低电平有效13）16位存储器片选：输入，低电平有效11）数据总线高字节使能：输出，低电平有效

ISA总线的电源规格总线电源电压(V)电流最大值(A)最小测量电压(V)峰/峰噪声最大值保护槽电流(A)最小值最大值8位最大值16位最小值+12V5%11.412.61.51.510.8120mV2.02V10%10.813.20.30.310.2120mV2.0+5V5%4.55.253.04.54.550mV2.05V10%4.55.50.20.24.350mV2.0ISA总线机械尺寸

ISA总线的典型操作时序

8位存储器读/写时序

PCI总线PCI总线（PeripheralComponentInterconnectSpecialInterestGroup），缩略语为PCISIG。即外围部件互连总线,是一种先进的高性能32/64位地址数据复用局部总线。它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽，可见其应用的广泛性

PCI总线支持33MHz和66MHz时钟频率的同步总线操作，传输速率：

132MB/S（数据宽度32位，33MHz时钟）

528MB/S（数据宽度64位，66MHz时钟）数据总线32位，可扩充到64位。

PCI总线的特点预留扩展空间，具有自动配置功能：PCI卡内有设备信息寄存器组为系统提供卡的信息，从而可以动态、智能化的全自动配置、分配资源，实现即插即用（PNP）功能。线性突发（burst)传输：支持突发数据传输周期，确保总线满载数据。成组连续数据传输时，第一个数据用2个时钟周期，第一时钟给出地址，第二时钟传送数据，以后一个时钟传送一个数据，不必每次都给出地址。中央集中式总线仲裁不受制于处理器：可同时支持多组外围设备。PCI设备可以完全作为主控设备控制总线，允许任何PCI主设备和从设备之间实现点到点的对等存取。采用总线主控和同步操作：总线操作与处理器-存储器子系统操作并行。PCI总线规范独立于微处理器，通用性好，具有广泛兼容性：

与ISA、EISA及MCA总线完全兼容，适用于便携式计算机、服务器等各种机型。基于PCI总线的微机系统典型结构PCI总线引线示意图地址和数据

AD31~AD0C/BE#3~BE#0

接口控制

FRAME#TRDY#IRTY#STOP#DEVSEL#IDSEL

REQ#

GNT#PERR#SERR#

CLKRST#64位扩充PAR64REQ64#ACK64#INTA#INTB#INTC#INTD#TD1TD0TCKTMSTRST#出错总线仲裁系统AD63~AD32C/BE#7~BE#4LOCK#接口控制中断JTAGPARPCI卡PCI总线信号PCI总线连接器PCI总线规范定义了5V和3.3V两种工作电源电压。高密度接插件，分基本插座（32位）及扩充插座（64位），连接器有32位和64位两种。5V的连接器用于3.3V时，需要旋转180度。PCI接口卡的金手指根据需要可设计成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多种形式。32位PCI总线连接器32位PCI总线连接器引脚序号5V/32位连接器引脚排列3.3V/32位连接器引脚排列

PCI总线引脚信号系统引脚：CLK：输入，系统时钟。RST#：输入，异步复位信号。（#表示低有效）地址及数据引脚：AD[31:0]：双向三态，地址数据复用引脚。FRAME#开始变为有效的那个时钟周期内AD[31:0]上传输的是地址。对于配置空间和存储空间，这是一个双字节地址，对于I/O空间，这个一个单字节地址。传输数据时，AD[7:0]为最低字节数据。C/BE[3:0]#：双向三态，总线命令和字节允许复用引脚。在AD[31:0]上传输地址的时候，C[3:0]上传输的是总线命令，AD[31:0]上传输数据的时候，BE[3:0]#用作字节允许，表示哪些通道上的数据是有效的。BE0#对应最低字节。PAR：双向三态，AD[31:0]和C/BE[3:0]#上的数据偶效验。PAR与AD[31:0]有相同的时序，但延迟一个时钟，在地址段后一个时钟，PAR稳定并有效；对于数据段，在写传输中，PAR在IRDT#有效一个时钟稳定并有效，而在读传输中，PAR在TRDY#有效后一个时钟周期稳定并有效。一旦PAR有效，它必须保持有效直到当前数据段完成后一个时钟。在地址段和写数据段，主PCI设备驱动PAR，在读数据段，目标从PCI设备驱动PAR。接口控制引脚：FRAME#：持续三态，帧开始信号。由当前总线主设备驱动，以说明一个操作的开始和延续。FRAME#有效，说明总线开始传输，当FRAME#维持有效时，说明总线传输继续进行，当FRAME#无效时，说明传送的最后一个字节正在进行。IRDY#：持续三态，启动者准备好信号(InitiatorReady)。说明传输的启动者完成当前数据传输的准备。在读操作中，IRDY#有效说明总线主设备已准备好接收收据。在写操作中，它说明AD[3:0]上已有有效数据。

TRDY#：持续三态，目标设备准备就绪(TargetReady)。说明传输的目标设备完成当前的数据传输准备。在写操作中，TRDY#有效说明目标设备已经准备好接收数据。在读操作中，它说明AD[31:0]上已有有效数据。

在IRDY#和TRDY#都有效的时钟周期完成数据传输。在IRDY#和TRDY#都有效之前，需要插入等待状态。STOP#：持续三态，停止信号。说明当前的目标设备要求总线主设备停止当前传输。IDSEL：输入，初始化设备选择(InitializationDeviceSelect)。在配置空间读写操作中，用作片选。

DEVSEL#：持续三态，设备选择。当驱动有效时，说明驱动它的设备已将其地址解码为当前操作的目标设备。仲裁引脚：REQ#：双向三态，总线申请。向仲裁器说明该单元想使用总线。这是一个点对点的信号，每个总线主设备都有自己的REQ#。GNT#：双向三态，允许。仲裁器向申请单元说明其对总线的操作已被允许。这是一个点对点信号，每个总线主设备都有自己的GNT#。错误反馈引脚：PERR#：持续三态，奇偶校验错误(ParityError)。该引脚用于反馈在除特殊周期外的其他传送过程中的数据奇偶校验错误。PERR#维持三态，在检测到奇偶校验错误后，在数据结束后两个时钟周期，由接收数据的单元驱动PERR#有效。并至少持续一个时钟周期。只有发出DEVSEL#的单元才能发出PERR#。SERR#：漏极开路输出，系统错误(SystemError)。用于反馈地址奇偶校验错误、特殊周期命令中的数据奇偶校验错误和将引起重大事故的其他灾难性系统错误。中断引脚：INTA#,INTB#,INTC#,INTD#：漏极开路输出(OpenDrain)，中断输出。

高速缓存支持引脚：一个能高速缓存的PCI存储器必须利用这两条高速缓存支持引脚作为输入，以支持写通(write-through)和回写(write-back)。如果可高速缓存的存储器是位于PCI上，则连接回写高速缓存到PCI的桥路必须利用这两条引脚，且作为输出。连接写通高速缓存的桥路可以只使用一条引脚SDONE。

SBO#：in/out，监视补偿。当其有效时，说明对某条变化线的一次命中。当SBO#无效而SDONE有效时，说明了一次“干净”的监视结果。SDONE：in/out，监视进行。表明对当前操作的监视状态。当其无效时，说明监视结果仍未定。当有效时，说明监视已有结果。64位总线扩充引脚：AD[63:32]：双向三态，地址数据复用引脚提供32个附加位。在一个地址段，传送64位地址的高32位。在数据段，传送64位中的高32位。C/BE[7:4]#：双向三态，总线命令和字节允许复用引脚。REQ64#：持续三态，请求64位传输。当其被当前总线主设备有效驱动时，说明总线主设备想作64位传输。ACK#：持续三态，应答64位传送。在当前操作所寻址的目标设备有效驱动该信号时，说明目标设备能够进行64位传输，ACK#和DEVSEL#有相同的时序。PAR64：双向三态，高双字偶校验。

PCI总线原理PCI设备的配置空间每个PCI设备内都有一个256字节的配置存储器，用来存放PCI配置文件，其中文件头标识区占64字节，为系统提供本设备的信息及申请系统存储空间所必需的参数。

PCI主要设备信息：制造商标识（VendorID）：用来区别每个PCI设备生产商，由PCI-SIG组织分配，0xFFFF表示无效。设备标识（DeviceID）：按产品分类给本卡的编号。命令寄存器：为发出PCI和响应PCI总线命令提供粗略控制。状态寄存器：用于记录PCI总线的事件状态信息。PCI设备配置空间分配PCI设备的配置空间PCI主要设备信息：版本标识：标识PCI设备的版本。分类代码：用来表示PCI设备的功能分类和特定的编程接口，为只读存储器。如显示卡、解压卡等。Cache行大小：指定系统中高速缓存cache一行的长度，以Dword为单位，可读写。持有定时器：指定PCI总线主设备的延时计时值，以PCI总线的时钟为单位。配置类型：表示头标区类型，以及是否为多功能设备。自测能力BIST：Built-Inselftest，支持自测的PCI设备为1，不支持的为0。PCI设备的配置空间PCI主要设备信息：基地址0~5：实现PCI设备所有使用地址空间的再定位。扩展ROM基地址：表示ROM再内存中的起始地址，执行其中代码完成PCI初始化。中断线：报告PCI设备与系统中断连接情况。中断引脚：表示PCI设备使用了哪些中断引脚。最短获准时间：指定PCI设备对延时计数器的设定值。最大等待时间：指定PCI设备对延时计数器的设定值。PCI卡内有存储器、以存储器编址的寄存器和I/O空间，为使驱动程序和应用程序能访问它们，需申请一段存储区域将它们定位。申请存储器空间：配置空间的基地址寄存器是专门用于申请存储器空间的。申请I/O空间：配置空间的基地址寄存器也用来进行系统I/O空间的申请。中断资源申请：配置空间中的中断引脚和中断线用来向系统申请中断资源。

PCI总线传输C/BE[3:0]#命令类型说明0000中断应答（中断识别）0001特殊周期（总线简单广播）0010I/O读（从I/O口地址中读数据）0011I/O写（向I/O口地址中写数据）0100保留0101保留0110存储器读(从内存空间映象读数据)0111存储器写(向内存空间映象写数据)一、总线操作命令总线操作命令（续）C/BE[3:0]#命令类型说明1000保留1001保留1010读配置（读每一个主控器的配置空间）1011写配置（写每一个主控器的配置空间）1100存储器重复读(只要FRAME#有效，就保持流水线的连续，以便传送大量数据)1101双地址节拍（传送64位地址到某一设备1110高速缓存读（用于多于两个32位的数据期1111高速缓存写二、PCI总线协议PCI的基本总线传输机制是突发传输，包括一个地址相位和一个或多个数据相位，支持存储器和I/O。突发传输是指主桥电路（位于主处理器和PCI总线之间）可将针对存储器的多次访问在不影响正常操作的前提下合并为一次传输。置位基地址寄存器的预取位，可将数据预取与写合并。并可区分哪些空间可合并，哪些不能合并。遇到不可预取或任意范围的读操作时，停止合并。I/O访问一般只有一个数据相位，因此不能突发访问。

PCI总线的传输控制数据传输控制信号线FRAME＃，主设备驱动，传输起始和结束IRDY＃，主设备驱动，允许插入等待周期TRDY＃，从设备驱动，允许插入等待周期无论主/从设备，一旦启动数据传输，就必须完成最后一次数据传输完成时，FRAME＃和IRDY＃信号均被撤消，接口信号回到空闲状态FRAME＃无效、而IRDY＃有效时，总线忙；都无效时，总线空闲一旦设置了IRDY＃信号，直到当前数据相位结束为止，主设备不能改变IRDY＃信号和FRAME＃信号的状态PCI总线的寻址三种地址空间：内存地址空间、I/O地址空间和配置地址空间PCI总线的每个设备都有自己的地址译码逻辑支持正向、负向两种地址译码方式正向译码：每个设备都监视地址总线上的访问地址是否落在它的地址范围内负向译码：未被其他设备在正向译码中接受的所有译码要等总线上其他所有设备都拒绝之后才能确定，总线上只能有一个设备采用此种方式。如标准扩展总线1）I/O地址空间采用全部译码在I/O访问中，AD[1:0]一方面用来产生DEVSEL＃信号，另一方面说明传输的有效字节AD1AD0C/BE3#C/BE2#C/BE1#C/BE0#00XXX001XX0110X0111101112）内存地址空间AD[31:02]译码得到双字边界对齐的起始地址，每个数据周期过后地址加4，直到传输过程结束AD[1:0]＝00时，突发传输顺序为地址递增方式AD[1:0]＝01时，为Cache行切换方式AD[1:0]＝1X时，保留3）配置地址空间IDSEL信号有效且AD[1：0]＝00，则该设备被选为访问的从设备AD[1:0]＝01，且译码符合某桥电路的编号，则说明配置访问是针对该桥电路后面的设备AD[7:2]用于选择每个设备配置空间的双字寄存器(共64个)AD[10:8]用于选择某个功能设备AD[31:11]无意义PCI总线数据传输过程PCI总线访问：以读操作为例。

PCI总线是半同步方式操作，信号是否有效由时钟CLK的上升边采样来确定。主设备启动总线周期：首先发出FRAME#信号，表明一次访问（总线周期）开始，地址及操作命令字信号出现在AD与C/BE#线上。从设备响应：对地址和命令字译码后通过发出DEVSEL#有效信号进行响应，通知主设备，从设备已经被选中。数据读取：主设备与从设备都准备好即IRDY#及TRDY#均有效，主设备将数据取走。PCI总线访问：多数据传送周期：PCI支持突发访问方式。主模块占用一次总线可实现多个周期的数据访问。第一数据地址由地址周期给出。以后地址在此基础上按AD1、AD0的编码规定变化，如AD1、AD0为00时地址线性增加（每次加4）。错误校验及报告：PCI总线对AD线的有效信息都进行奇偶校验操作。PAR为校验位，发送方为AD与C/BE#线（共36位）配好校验值。接收方在地址周期用SERR#报告校验结果，用PERR#报告数据周期校验结果。PCI总线访问：配置空间访问：配置空间的访问决定于命令字编码，在IDSEL线上发出有效信号，地址线低8位用于访问配置空间的256字节存储器。总线仲裁：

PCI总线主设备通过REQ#与GNT#信号向总线仲裁器申请占用总线并得到确认。可编程逻辑器件实现PCI总线接口CPLD(复杂可编程逻辑器件

)或FPGA(现场可编程门阵列)的优点是具有灵活的可编程性PCI接口可以依据插卡功能进行最优化，而不必实现所有的PCI功能，这样可以节约系统的逻辑资源可以将PCI插卡上的其他用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计。当系统升级时，只需对可编程器件重新进行逻辑设计，而无需更新PCBPCI接口专用芯片专用PCI接口芯片可以实现完整的PCI主控模块和目标模块接口功能，将复杂的PCI总线接口转换为相对简单的用户接口厂商对PCI总线接口已经进行了严格的测试，用户只要设计转换后的总线接口即可。用户可集中于应用设计，而不是调试PCI总线接口，缩短开发时间应用比较普遍的主要有AMCC公司的S5920(从)、S5933(主)，PLX公司的PCI9050、PCI9054及PCI9080等芯片PCI应用系统

USB（UniversalSerialBus）是外设与计算机连接的接口总线。简化外设的连接过程，具备即插即用、热插拔、接口体积小、节省系统资源、传输可靠、良好的兼容性、共享式通信、低成本。一USB鼠标U盘打印机摄像头……USB外设键盘、鼠标、游戏杆摄像头、扫描仪打印、电视盒调制解调器、网卡CD-ROM、CDRW、硬盘、软驱声卡、音箱手机充电器说写电子板USBHubUSB外设汽车钥匙电话数码相机电子眼银行刷卡机U盘/手表游戏杆手机键盘/鼠标鼠标U盘计算机USB特点速度快：USB1.1传输速率12Mbps，USB2.0传输速率480Mbps连接简单快捷：直接连接，允许热插拔，无需关机、重新启动、打开机箱等操作无需外接电源：USB提供内置电源，能向低压设备提供5V的电源支持多连接：USB支持多设备连接，良好的兼容性：USB接口标准有良好的向下兼容性低功耗15.7.2物理接口与电气连