电子表设计及FPGA功能验证

电子表设计及FPGA功能验证任务基于FPGA设计实现一个具有基本功能的电子表。目的掌握自顶向下的全正向设计方法，掌握使用verilogHDL硬件描述语言进行硬件电路设计的方法，熟练使用QuartusII和Modelsim工具。使用环境（软件/硬件环境，设备等）设计验证过程将使用以下的环境和工具进行：1） 、windows环境下使用ModelSim仿真工具进行逻辑仿真和时序仿真；2） 、windows环境下使用QuartusII工具进行设计综合。设计方案1） 功能描述：（1） 使用LCD显示时间，显示格式为：时:分:秒:十分之一秒。（2） 具有复位功能：当reset=0时，电子表清零，当reset=1时，电子表正常运行。（3） 具有时间设定功能：使用两个按钮：按钮一：按下后进入设定状态，时间停止，并将设置位定为小时；再次按下设置位变为分钟；再次按下时间设定结束，从设定的时间开始计时。按钮二：按下后当前设定位加一，非设定状态使用无效。（4） 电子表计数功能：计时预置后，开始执行10Hz计数器。2） 系统设计框图：专用预颦信号Hrkd骊动模块50XIHz7专用预颦信号Hrkd骊动模块50XIHz7占空比5。％：elk总数据浇』包含每一位的蝙昭值fLCD_-*LCD_3tSfLCDK>5F_D1[8:11]button_lbutton_2免频器免频器**键盘扫描整溢模块3）系统端口信号列表:

Clk1InputC9freq:50MHz,duty:50Clr1InputL13Lcd复位Reset1InputL14复位'预置信号Button_11InputD18设置模式控制信号Button_21InputV4设置数据控制信号LCD_E1outputM18Lcd使能LCD_RS1outputL18Lcd控制使能LCD_RW1outputL17Lcd写入使能SF_D1[8]1outputR15Lcd数据传输端口SF_D1[9]1outputR16Lcd数据传输端口SF_D1[10]1outputP17Lcd数据传输端口SF_D1[11]1outputM15Lcd数据传输端口4)模块划分：(1)fre:分频模块，用于生成10Hz的脉冲信号button:用于按钮的扫描控制timer:时间累加及调节模块lcd_top:LCD显示模块5)子模块设计：1)分频器模块fre实现将板载的50MHz占空比50%的时钟信号分频为10Hz的脉冲信号elk fre ►coutreset端口列表:NameInput/outputwidthDescriptionclkinput1freq:50MHz,duty:50resetinput1复位信号coutoutput1freq:10Hz，每0.1秒一个短脉冲2)时间总控模块timer实现计时，并就受按键信号转换为设置模式，并根据按键脉冲进行调节，并将最终时间的数字进行编码送入led。

sum_datacllc」timer.buttonstlreset一■w ,button.立2端口列表:NameInput/outputwidthDescriptionclkInput1freq:50MHz,duty:50resetInput1复位信号coutInput1freq:10Hz，每0.1秒一个短脉冲Button_st1Input1整理过的按钮1的脉冲信号，宽度为最短脉冲Button_st2Input1整理过的按钮2的脉冲信号，宽度为最短脉冲hour_high[7:0]output8小时高位数据的在LCD中的编码hour_low[7:0]output8小时低位数据的在LCD中的编码min_high[7:0]output8分钟高位数据的在LCD中的编码min_low[7:0]output8分钟低位数据的在LCD中的编码sec_high[7:0]output8秒数高位数据的在LCD中的编码sec_low[7:0]output8秒数低位数据的在LCD中的编码ms[7:0]output8十分之一秒数据的在LCD中的编码3)LCD驱动模块lcd_top实现led的初始化和设置，并且作为最顶层模块，直接控制硬件。clr -ledtop >LCD_ LCD_ESelk ♦ >LCD_IftV: nirR-iiisum_data端口列表：clk Input1freq:50MHz,duty:50reset Input1复位信号cout Input1freq:10Hz，每0.1秒一个短脉冲hour_high[7:0]Input8小时高位数据的在LCD中的编码hour_low[7:0]Input8小时低位数据的在LCD中的编码min_high[7:0]Input8分钟高位数据的在LCD中的编码min_low[7:0]Input8分钟低位数据的在LCD中的编码sec_high[7:0]Input8秒数高位数据的在LCD中的编码sec_low[7:0]Input8秒数低位数据的在LCD中的编码ms[7:0] Input8十分之一秒数据的在LCD中的编码LCD_E Output 1Lcd使能LCD_RS Output 1Lcd控制使能LCD_RW Output 1Lcd写入使能SF_D1[8:11]Output 4Led数据传输端口

4）键盘扫描整流模块button对输入的时钟分频生成扫描频率，并将两个按键输入的不规则的高低电平转化为系统可识别的短脉冲信号，扫描频率暂定为2Hzbutton_lbutton_2buttonstlbuttonst2elk血甘皿buttonstlbuttonst2 ►reset端口列表:NameInput/outputwidthDescriptionClkInput1freq:50MHz,duty:50ResetInput1复位信号Button_1Input1按钮1输入信号Button_2Input1按钮2输入信号Button_st1Output1按钮1输出信号Button_st2Output1按钮2输出信号参考设计代码：moduletimer(reset,clock,hour,minute,second);inputreset;inputclock;output[4:0]hour;output[5:0]minute;output[5:0]second;wirec1,c2;countersecondM(.reset(reset),.clock(clock),.sel(2'b00),.cout(c1),.data(second));counterminuteM(.reset(reset),.clock(c1),.sel(2'b01),.cout(c2),.data(minute));counterhourM(.reset(reset),.clock(c2),.sel(2'b10),.data(hour));endmodulemodulecounter(reset,clock,sel,cout,data);inputreset;inputclock;input[1:0]sel;outputcout;output[5:0]data;reg[5:0]data;regcout;parametersecond=2'b00,minute=2'b01,hour=2'b10;reg[5:0]limit;always@(resetorposedgeclock)beginif(reset)begindata=6'b0;cout=1'b0;endelseif(clock)begindata=data+1;case(sel)second:limit=60;minute:limit=60;hour:limit=24;endcaseif(data<limit)begincout=1'b0;endelsebegincout=1'b1;data=6'b0;endendendendmoduletimerTop'timescale1ns/100ps'include"timer.v"'definePERIOD100moduletimerTop;regclock;wire[5:0]second;wire[5:0]minute;wire[4:0]hour;regreset;reg[20:0]count;integerFOUT;timermyTimer(.clock(clock),.reset(reset),.second(second),.minute(minute),.hour(hour));initialbeginFOUT=$fopen("d://test.txt");clock=1'b0;count=0;reset=1'b0;#('PERIOD/5);reset=1'b1;#('PERIOD/5);reset=1'b0;endalways#('PERIOD/2)begi