嵌入式系统原理与设计-知识点整理

第一章嵌入式处理器1嵌入式系统的概念组成：定义：以应用为主，以计算机技术为基础，软硬件可裁剪，满足系统对功能、性能、可靠性、体积和功耗有严格要求的计算机系统。组成：硬件：处理器、存储器、I/O设备、传感器软件：①系统软件，②应用软件。2.嵌入式处理器分类特点：分类：①MPU（MicroProcessorUnit）微处理器。一块芯片，没有集成外设接口。内部主要由运算器，控制器，寄存器组成。②MCU（MicroControllerUnit）微控制器（单片机）。一块芯片集成整个计算机系统。③EDSP（EmbledDigitalSignalProcessor）数字信号处理器。运算速度快，擅长于大量重复数据处理④SOC（SystemOnChip）偏上系统。一块芯片，内部集成了MPU和某一应用常用的功能模块3.嵌入式处理器与通用计算机处理器的区别：①嵌入式处理器种类繁多，功能多样②嵌入式处理器能力相对较弱，功耗低③嵌入式系统提供灵活的地址空间寻址能力④嵌入式系统集成了外设接口4.①哈佛体系结构：指令和数据分开存储————————（嵌入式存储结构）CPUCPU指令存储器数据存储器①③地址总线②数据总线③地址总线④数据总线特征：在同一机器周期内指令和数据同时传输②冯·诺依曼体系结构：指令和数据共用一个存储器——（通用式存数结构）CPUCPU指令/数据存储器①③⑤地址总线②④数据总线数据存储结构（多字节）：大端方式：低地址存高位；小端方式：高地址存高位6.ARM指令集命名：V1~V8（ARMV表示的是指令集）7.ARM内核命名：.命名规则：ARM｛x｝｛y｝｛z｝｛T｝｛D｝｛M｝｛I｝｛E｝｛J｝｛F｝｛S｝｛x｝——系列（版本）｛y｝——当数值为“2”时，表示MMU（内存管理单元）｛z｝——当数值为“0”时，表示缓存Cache｛T｝——支持16位Thumb指令集｛D｝——支持片上Debug（调试）｛M｝——内嵌硬件乘法器｛I｝——内嵌ICE（在线仿真器）——支持片上断点及调试点｛E｝——支持DSP指令｛J｝——支持Jazzle技术｛F｝——支持硬件浮点｛S｝——可综合版本8. JTAG调试接口的概念及作用：①概念：（JointTestActionGroup）联合测试行动小组→检测PCB和IC芯片标准。（PCB→印刷电路板IC→集成芯片）②作用（1）硬件基本功能测试读写（2）软件下载：将运行代码下载到目标机RAM中（3）软件调试：设置断点和调试点（4）FLASH烧写：将运行最终代码烧写到FLASH存储器中。9.GPIO概念：（GeneralPurposeI/OPorts）通用输入/输出接口，即处理器引脚。10.S3C2410/S3C2440GPIO引脚S3C2410共有117个引脚，可分成A——H共8个组，（GPA，GPB，…GPH组）S3C2440共有130个引脚，可分成A——J共9个组，（GPA，GPB，…，GPH，GPJ组）11.GPxCON寄存器,GPxDAT寄存器,GpxUP寄存器的功能，各位含义和用法①GPxCON寄存器（控制寄存器）——设置引脚功能→GPACON（A组有23根引脚，一位对应一个引脚，共32位，拿出0~22位，其余没用）（若某一位是）0：（代表该位的引脚是一个）输出引脚1：地址引脚→GPBCON——GPH/JCON（用法一致，两位设置一个引脚） 00：输入引脚01：输出引脚 10：特殊引脚11：保留不用GPBCON3110……01②GPxDAT寄存器（数据寄存器）——设置引脚状态及读取引脚状态若某一位对应的是输出引脚，写此寄存器相应位可令引脚输出高/低电平。若某一位对应的是输入引脚，读取此寄存器可知相应引脚电平状态。GPBDAT3110……GPB1GPB0③GpxUP——上拉电阻寄存器0：相应引脚使用内部上拉电阻1：相应引脚不适用内部上拉电阻K1闭合，GPB11低电平K1断开，GPB11高电平GPGDAT11位，当GPB11为0时，低电平；当GPG11为1时，高电平。#defineGPBCON(*(volatileunsignedlong*)0x56000010)#defineGPBDAT(*(volatileunsignedlong*)0x56000014)#defineGPGCON(*(volatileunsignedlong*)0x56000050)#defineGPGDAT(*(volatileunsignedlong*)0x56000054)#defineGPFCON(*(volatileunsignedlong*)0x56000060)#defineGPFDAT(*(volatileunsignedlong*)0x56000064)#defineGPB5_OUT1<<(5*2)#defineGPB6_OUT1<<(6*2)#defineGPB7_OUT1<<(7*2)#defineGPB8_OUT1<<(8*2)#defineGPG11_IN~(3<<(11*2))#defineGPG3_IN~(3<<(3*2))#defineGPF2_IN~(3<<(2*2))#defineGPF0_IN~(3<<(0*2))intmain(){unsignedlongdwDat;GPBCON=GPB5_OUT|GPB6_OUT|GPB7_OUT|GPB8_OUT;GPGCON=GPG11_IN&GPG3_IN;GPFCON=GPF2_IN&GPF0_IN;while(1){dwDat=GPGDAT;if(dwDat&(1<<11))//如果表达式为真值，表示K1没被按下，与GPG11相连GPBDAT|=(1<<5);//LED1熄灭elseGPBDAT&=~(1<<5);//LED1点亮if(dwDat&(1<<3))//如果表达式为真值，表示K2没被按下,与GPG3相连GPBDAT|=(1<<6);//LED2熄灭elseGPBDAT&=~(1<<6);//LED2点亮if(dwDat&(1<<2))//如果表达式为真值，表示K3没被按下,与GPF2相连GPBDAT|=(1<<7);//LED3熄灭elseGPBDAT&=~(1<<7);//LED3点亮if(dwDat&(1<<0))//如果表达式为真值，表示K4没被按下,与GPF0相连GPBDAT|=(1<<8);//LED4熄灭elseGPBDAT&=~(1<<8);//LED4点亮}return0;}嵌入式存储器1.嵌入式存储器的分类，特点一、分类一、分类SRAM：静态随即存储器（cache）存取速度会计，容量小，造价高，不需刷新DRAM：动态随即存储器（内存）造价低，存取速度稍慢，存储单元需刷新SDRAM：同步动态随机存储器步时钟（上升沿或下降沿存取数据）DDRSDRAM：（DualDataRate双倍速率）（上升沿和下降沿都可以读取数据）FLASH：闪存（外存）速度慢，容量大，造价低NANDFLASH：与非闪存东芝数据NORFLASH：或非闪存Intel代码2.SRAM存储电路：写数据：选通信号为高电平，T5，T6导通如果写1，D发出高电平，D#发低电平当选通信号失效，T1截止，T2导通，T3，T4做负载使用T4的内阻>>T2内阻T3的内阻>>T1内阻Q为高电平，由Vcc提供Q#为低电平，由接地端提供写1以及读取同理。3.SDRAM芯片按BANK划分的优点：1）提高存储器访问速度2）节能4.SDRAM读操作：1）发送行地址和行选通信号tRCD(表示行地址发出到列地址发出的时间间隔)2）发送列地址和列选通信号，以及数据读命令，从命令发出到数据出现在总线上有延迟，这个延迟成为CAS延迟。用CL表示。5.SDRAM写操作1）发送行地址和行选通新号tRCD2）发送到列地址和列选通新号，以及写命令，同时数据通过数据总线传给芯片，不存在CL延时。6.SDRAM突发传输（Burst）作用；可以实现同一行的相邻存储单元连续传输，只需指定起始列地址和突发长度，内存芯片自动对后面相应数量存储单元进行连续读写操作且不需要重复提供列地址。T1T1T2T3T4T5T6命令地址CL=2读列地址aa+1a+2读列a+3T7bBL=4→突发长度CL=2→两个时钟周期7.NorFLASH——（特点：读的快，写的慢）1）.W39L040A介绍512K×8NorFLASH芯片控制逻辑控制逻辑数据驱动地址译码存储体D0-D7片选CE#A0-A18读OE#写WE#2）.读操作：（1）读普通数据：CE#低，OE#低，WE#高A0-A18发地址，数据被送往D0-D7（2）读厂家ID：CE#低，OE#低，WE#高A9~12V，A1A000b（3）读器件ID：CE#低，OE#低，WE#高A9~12V，A1A001b3）.擦除操作（必须先擦除后写），写数据“1”（1）整片擦出：CE#低，OE#高，WE#低，发出6个总线周期暗号地址线：5555h——2AAAh——5555h——5555h——2AAAh——5555h数据线：AAh——55h——80h——AAh——55h——10h发送完毕，芯片自动执行擦除操作，用时约6s（2）块擦除：CE#低，OE#高，WE#低，发出6个总线周期暗号地址线：5555h——2AAAh——5555h——5555h——2AAAh——SA数据线：AAh——55h——80h——AAh——55h——30hSA表块地址，擦除时间约0.7s4）.写操作（字节编程）将1变为“0”CE#低，OE#高，WE#低，发出4个总线周期暗号地址线：5555h——2AAAh——5555h——AIN数据线：AAh——55h——A0h——DIN发送完毕，芯片自动执行字节编程（烧写），最快9μs8.NANDFLASH特点：无单独的地址总线和数据总线，地址、数据以及命令共用一个I/O总线1.K9F1208X0C介绍①包含4096个存储块，每块32页，每页（512+16）字节512代表主存储区（用户数据），16代表备用存储区（EEC）21225(29+24)=226+221=64M+2M②页是数据存储及读写基本单位2）.写操作（页编程）200μs80h→4个周期地址→写数据到页寄存器→10h→芯片自动写入通过 R/B#（高结束） FLASH状态寄存器第6位（1结束） CPU通过FLASH状态寄存器第0位判断是否成功（0成功）3）.块擦除4096块=21260h→3个周期地址→D0h→芯片自动擦出4）.块保护命令 41h：禁止写42h：禁止擦出43h：禁止写和擦出41h~43h→80h→块地址（4个周期）→10h→芯片自动执行 5）.器件ID读操作90h→00h→厂家ID、器件ID、第三附属ID、第四附属ID9、NorFLASH和NANDFLASH比较（必考！！！！10分左右）①接口差别： NOR提供足够的地址引脚寻址；NAND采用8个位引脚传递命令、地址和数据。②性能差别： NOR地址线和数据线分开，传输效率高，读取速度比NAND快，但擦出和写入速度要比NAND慢得多。③容量和成本：NAND容量大于NOR容量，成本低与NOR。④可靠性和耐用性：NAND擦写次数约为100万次，NOR约为10万次；尺寸上NAND比NOR小8倍，NAND容易发生位翻转，可靠性略差。⑤软件支持：在NOR上运行代码不需要任何软件支持；在NAND上进行同样操作需要驱动程序，即内存技术驱动程序（MTD）⑥市场取向比较：NOR用于对数据可靠性要求比较高的代码存储应用，如通信产品和网路处理等领域；NAND则用于存储容量较高的MP3、存储卡等领域10、S3C2410/S3C2440地址空间划分逻辑地址空间：232=4G外部地址空间：1G0x0000_0000~0x4000_0000(_用于4位一区分，只是个符号，无具体意义)内部地址空间：3G（寄存器地址范围0x4800_0000~0x5FFF_FFFF，剩余空间闲置）1）.外部地址空间划分闲置——128MBANK7SDRAM64M0x3000000~0x33FFFFFF——128MBANK6扩展串口AB——128MBANK510/100M网卡——128MBANK410M网卡——128MBANK3IDE接口控制块寄存器16字节——128MBANK2IDE接口命令寄存器16字节——128MBANK1NorFLah2M0x00000000~0x00FFFFFF——128MBANK0CPU提供8个片选引脚nGCS0~nGCS7128M=227CPU又引出27根引脚用于地址选择S3C2410 GPIO 117 其余全为专用引脚 2722）.内部地址空间存储控制器（SDRAM）：0x4800_0000~0x4800_0030中断控制器：0x4A00_0000~0x4A00_001CNANDFLASH：0x4E00_0000~0x4E00_0014UART：0x5000_0000~0x5000_8028USB：0x5200_0140~0x5200_026FI2C：0x5400_0000~0x5400_000CA/D：0x5800_0000~0x5800_001011.MMU内存管理单元作用①将虚拟地址转换为物理地址②控制内存访问权限12.MMU地址转换原理一级页表项类型细页表1024页表项210粗页表256项28无效00无效00错误31物基2010段类型31粗页表基地址1001粗页表类型31细页表基地址1211细页表类型二级页表（粗页表）细页表项无效00无效00错误31物基1601大页类型31物基1210小页类型31物基1011微小页类型第三章中断体系结构1.ARM处理器的7种工作模式 ①用户模式：正常②快速中断模式：FIQ③中断模式：IRQ④管理模式⑤数据访问中止模式⑥系统模式 ⑦未定义指令中止模式2.CPSR寄存器NNZCVIFT40......765N：运算结果是否为负Z：运算结果是否为0C：进位/借位V：溢出I：1：禁止中断0：使能中断F：1：禁止快中断0：使能T：1：Thumb状态0：ARM状态4...0：工作模式： 10000用户 10001快中 10010中断3.中断处理过程①中断控制器汇聚中断信号，通知CPU②CPU保存运行环境，调用ISR（中断服务程序）处理中断③ISR读取中断控制器，识别中断流并执行相应处理④清除中断，恢复现场，继续执行4.优先级寄存器（PRIORITY）66543210......RINT0871920ARB_MODE6ARB_SEL6ARB_SEL0312831282722211615109430REQ4~REQ1REQ5~REQ0REQ5~REQ0REQ5~REQ0REQ5~REQ0REQ4~REQ1664664ARBITER5ARBITER4ARBITER3ARBITER2ARBITER1ARBITER0REQ5REQ4REQ3REQ2REQ1REQ0 ARBIIER6ARB_MODE设置仲裁器工作模式0：ARB_SEL不变 （表示设置仲裁器工作模式屏蔽）1：ARB_SEL自动变化ARB_SEL高→低00REQ0>1>2>3>4>501REQ0>2>3>4>1>510REQ0>3>4>1>2>511REQ0>4>1>2>3>5已被服务的REQxARB_SEL新值REQ0/REQ5不变REQ101REQ210REQ311REQ400第四章系统时钟与定时器1、S3C2410/2440时钟分类①FCLK CPU核时钟主频②HCLK AHB总线 AdvancedHigh-PerformanceBus高性能总线 存储控制器 LCD控制器 DMA控制器 USB等③PCLK APB总线 AdvancedPeripheralBus 低频总线 WATCHDOGI2C UART PWM定时器...2.FCLK的生成 Ⅰ）上电 PLL没有启动 FCLK=Fin Ⅱ）系统稳定 引导程序开始执行，可以在引导程序开始启动MPLL，经过一段时间（LockTime），MPLL输出稳定，CPU工作在FCLK下3.FCLK计算公式：晶振频率：Fin=12MHZ—PLL—倍频→FCLK4.S3C2410/2440定时器结构图PCLKPCLK8位预分频器0定时器01/21/41/81/16TCLK08位预分频器11/21/41/81/16TCLK1定时器1定时器2定时器4定时器3Tout0Tout1Tout2Tout3Tout4(0~255)TCLK0，TCLK1外部时钟源定时器工作时钟6.WATCHDOG定时器结构图WTCON[2]PCLKWTCON[2]PCLK8位预分频器01/161/321/641/128WTCNT减1计数WTDAT复位信号发生器RESET中断信号WTCON[15：8]WTCON[4：3]WTCON[5]启动看门狗1：启动0：不启动WTCON[0]是否发出复位信号1：发出0：不发喂狗：定时设置WTCNT的值使其不为0，防止系统重启5.定时器内部控制逻辑图TCMPBnTCMPBnTCNTBn比较TCMPnTCNTnTCDNTCNTOn减1计数当前比较值当前计数值控制定时器比较值初值计数值初值获取当前计数值①工作流程 1）设置TCMPBn和TCNTBn （决定占空比） 2）将TCMPBn和TCNTBn传递给TCMPn和TCNTn（手动），启动定时操作，TCNTn减1计数，当前计数值可通过TCNTOn读出 3）当TCNTn=TCMPn输出端Toutn反转，TCNTn继续减1计数 4）当TCNTn减到0时，Toutn再次发生反转，并触发定时器中断 5）dangTCNTn=0时，如果TCON寄存器蒋定时期n设为“自动加载”，那么TCMPBn和TCNTBn的值被自动载入，TCMPn和TCNTn中，下一轮计数开启 （自动加载不包括第一次）第五章同步异步收发器（UART）1.帧：起始位+数据位+校验位+停止位起始位：1位数据位：5，6，7，8校验位：可选奇校验（“1”校验），偶校验（“0”校验）停止位：1或者2位发送“101”SDASCLSDASCL101SACKP规则：当SCL为高电平，有的设备将SDA拉高，有的设备将SDA拉低，发出高电平的设备将退出竞争。二、帧的传输0100000101101000001011空闲空闲帧-12V-3V0V3V12V起始位字节最低位字节最高位LSBMS