2023年绍兴文理学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(含答案)

2023期末试卷B〔有答案〕一、选择题1、一般来说，变址寻址常常和其他寻址方式混合在起使用，设变址存放器为X，形式地D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为〔〕。A.EA=D+〔IX〕B.EA=〔D〕+〔IX〕C.EA=〔D+〔IX〕〕D.EA=D+IX283位，用扩展操作码技术。假设指令系统具有两条二地址指令、10条零地址指令，则最多有〔〕条一地址指令。A.20 B.14 C.10 D.63、以下编码中，能检测出全部长度小于或等于校验位〔检测位〕长度的突发错的校验码是〔〕。A.循环冗余校验码B.海明码C.奇校验码 D.偶校验码4、在CTrue的有〔〕。I.123456789=〔int〕〔float〕l23456789Ⅱ.123456==〔int〕〔float〕1234561Ⅲ.123456789-〔int〔double〕123456789仅I、Ⅱ B.仅I、Ⅲ C.仅Ⅱ、Ⅲ D.I、Ⅱ、Ⅲ、5、以下关于各种移位的说法中正确的选项是〔〕。I.假设机器数承受反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时0，影响精度Ⅱ在算术移位的状况下，补码左移的前提条件是其原最高有效位与原符号位要一样Ⅲ.在算术移位的状况下，双符号位的移位操作中只有低符号位需要参与移位操作〔〕A.Ⅲ、Ⅱ B.只有Ⅱ C.只有Ⅲ 6、下面关于计算机Cache的论述中，正确的选项是〔〕。Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储CacheCache中最近访问过的字节Cache90%以上Cache中的信息必需与主存中的信息时刻保持全都7Cache一主存系统构成，Cache10ms，主存的50msCPU执行一段程序时，Cache4800次，主存200Cache一主存系统的效率是〔〕。Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833 B.0.856 C.0.95 8D.0.8628P在机器M20s，编译优化后，P执行的指令数削减到原来的70%CPl1.2倍，则P在M上的执行时间是〔〕。A.8.4s B.11.7s C.14s D.16.8s9、计算机〔〕负责指令译码。A.B.把握单元〔或者操作码译码器〕C.D.输入/输出译码电路10、某同步总线承受数据线和地址线复用方式，其中地址/32根，总线时钟频66MHz，每个时钟周期传送两次数据〔上升沿和下降沿各传送一次数据〕，该总线的最大数据传输率〔总线带宽〕是〔〕。A.132MB/s B.264MB/s C.528MB/s D.1056MB/s11、在计数器定时查询方式下，正确的描述是〔〕。总线设备的优先级可变越靠近把握器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感12CPUSF为“1“，表示运算结果是〔〕。A.正数 B.负数 C.非正数 确定13、指令存放器中存放的是〔〕A.下一条要执行的指令B.已执行完了的指令C.正在执行的指令D.要转移的指令14、各种外部设备均通过〔〕电路，才能连接到系统总线上。A.外设 B.内存 C.中断 D.接口15、在具有中断向量表的计算机中，中断向量地址是〔〕。子程序入口地址中断效劳程序入口地址中断效劳程序入口地址的地址D.例行程序入口地址二、填空题16、软磁盘和硬磁盘的 记录方式根本一样，但在 和 上存在较大差异。17、DMA把握器访承受以下三种方法： 、 、 18、为了解决多个 同时竞争总线 ，必需具有 部件。19、数组多路通道允许 个设备进展 型操作，数据传送单位是 20、多个用户共享主存时，系统应供给 。通常承受的方法是 保护和 保护，并用硬件来实现。21、指令字长度有 、 、 三种形式。22、寻址方式按操作数的物理位置不同，多使用 型和 型，前者比后者执行速度快。23、流水CPU中的主要问题是 相关， 相关和 相关；为此需要承受相应的技术对策，才能保证流水畅通而不断流。24、汉字的 、 、用途的编码。25BCD码表示需制码。三、名词解释题26、多体穿插存储器：27、指令仿真：

是计算机用于汉字输入、内部处理、输出三种不同位二进制码，用ASCII码表示需 位二进28、CPU：29、绘图机：四、简答题30CISC？CISC指令系统的特点是什么？31、简述微程序把握方式的根本思想。它有什么优点和缺点？32I/OIEEE1394？简述其性能特点？33CRT的显示区分率、灰度级？五、计算题、某计算机承受5级指令流水线，假设每级执行时间是2ns，求抱负状况下该流水线的加速比和吞吐率。35、设有一个1MB容量的存储器，字长为32位，问：假设按字节编址，地址存放器、数据存放器各为几位？编址范围为多大？假设按半字编址，地址存放器、数据存放器各为几位？编址范围为多大？假设按字编址，地址存放器、数据存放器各为儿位？编址范围为多大？36、假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址和二地址3种格式。M种，一地址指令有N种，则二地址指令最多有多少种？承受扩展操作码技术，二地址指令最多有多少种？P条，零地址指令有Q条，则一地址指令最多有几种？六、综合题37、设浮点数字长32位，其中阶码局部8位〔含l位阶符〕，尾数局部24位〔含1位数符〕，当阶码的基值分别是2和16时：说明基值2和16在浮点数中如何表示。下所能表示的最大正数真值和非零最小正数真值。在哪种基值状况下，数的表示范围大？两种基值状况下，对阶和规格化操作有何不同？38、某机器字长32位，CPU内有32个32位的通用存放器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。-存储器型指令，能直接寻址的最大存储空间是多少？试画出指令格式。在1〕的根底上，假设承受通用存放器作为基址存放器，则上述存放器-存储器间。39、某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分别。表5-6给出了指令系统中局部指令格式，其中Rs和Rd表示存放器，mem表示存储单元地址，〔x〕表示存放器x或存储单元x的内容。该计算机承受5段流水方式执行指令，各流水段分别是取指IF、译码/读存放器ID、执行/计算有效地址EX、访问存储器M、结果写回存放器WB，流水线承受“按序”方式，没有承受转发技术处理数据相关，并且同一存放器的读和写操作不能在同一个时钟周期内进展。请答复以下问题。假设int型变量x的值为-513，存放在存放器RI中，则执行指令“SHRRI”后，R1的内容是多少？要求用十六进制表示。假设某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何指令段堵塞，则执行这4条指令所需的时钟周期数为多少？x=a+b.x、abint型变量，它们的存[x]、[a]和[b]。该语句对应的指令序列如下，其在指令流水线中的执行过程见表这4条指令执行过程中，13的ID段和14的IF段被堵塞的缘由各是什么？假设高级语言程序中某赋值语句为x=2*x+a，x和a均为unsignedint型变量，它们的存储单元地址分别表示为[xJ、[a]。执行这条语句至少需要多少个时钟周期？要求仿照表画出这条语句对应的指令序列及其在流水线中的执行过程示意图。参考答案一、选择题1、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D1X，假设IX的话那就变成了存放器间接寻址了2、B3、A4、C5、D6、C7、D8、D9、B10、C11、A12、D13、C，14、D15、C二、填空题16、存储原理构造性能17CPU访问周期挪用DMACPU交替访内18、主设备把握权总线仲裁19、1〔单〕20、存储保护存储区域访问方式2122、RRRS23、资源数据把握24、输入编码〔或输入码〕内码〔或机内码〕字模码25、4 7三、名词解释题26、多体穿插存储器：由多个相互独立、容量一样的存储体构成的存储器，每个存储体独立工作，读写操作重叠进展。27、指令仿真：通过转变微程序实现不同机器指令系统的方式，使得在一种计算机上可以运行另一种计算机上的指令代码。28、CPU：中心处理器，是计算机的核心部件，同运算器和把握器构成。29、绘图机：计算机图形输出设备，主要用于工程图纸的输出。四、简答题30、答：CISC是简洁指令系统计算机的英文缩写。其特点是：⑴指令系统简洁浩大，指2，3百条。⑵寻址方式多⑶⑷指令字长不固定⑸可访存指令不加限制⑹各种指令使用频率相差很大⑺各种指令执行时间相差很大⑻大多数承受微程序把握器31、答：〔1〕微操作命令以为微编码形式变成指令，并固化在rom中〔2〕讲一条指令的操作分为假设干个微指令序列，用微指令程序对应的解释执行；〔3〕用性强，但速度慢；32、答：IEEE13941/0SCSII/0接口相比，它具有更高的数据传输速率和数据传送的实时性，具有更小的体积和连接的便利性。IEEE1394的一个重大PC介入也能自成系统。因此IEEE1394PC98系统设计指南的标准。33、答：区分率是指显示器所能表示的像素个数。像素越密，区分率越高，图像越清楚。区分率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦力气。同时刷存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差异，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。五、计算题34、44.解析：流水线的加速比指承受流水线技术时指令的执行速度与等效的不承受每秒钟能处理的指令数量。此题中计算机承受5级指令流水线，所以抱负状况下加速比等于5s，则最大吞吐率等于508。35、解析：字长为3216位；假设按字编址，则每个存储单元存放32位。20位，数据存放器为8。假设按半字编址，1MB=20×8bit=219×16bit，地址存放器为19位，数据存放器为16位，编址范围为00000H~7FFFFH。假设按字编址，1MB=20×8bit=218×32bit，地址存放器为18位，数据寄。归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。36、解析：由于操作数的地址码为6位，因此二地址指令中操作码的位数为16-6-6=4位，即操作码只占4位。又由于操作码固定，因此零地址指令、一地址指令、二地址指16。现零地址指令有M种，一地址指令有N种，全部二地址指令最多有16-M-N种。在1〕中算得二地址指令的操作码为4位，即最多有20=16条指令。但是确定不能取16。假设取了16，就不能扩展成一地址指令和零地址指令了。因此，二地址指令最多只能有15条。由于操作码位数可变，且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位，因此二地址指令每削减一条，就可以多出26条一地址指26条零地址指令。依据以上分析，假设一地址指令有X条，则一地址指令最多有〔24-P〕×26条，零地址指令就应当最多有[〔24-P〕×26-R]×26条。依据题中给出的零地址指令有Q条，则可以得出一个公式，如下：Q=[〔24-P〕×26-R]×26可解得：R=〔24-P〕×26-Q×2-6六、综合题37、解析：基值2和16在浮点数中是隐含表示的，并不消灭在浮点数中。尾数最小且规格化〔t为基值时，尾数的最高log2t位不全为0的数为规格化数〕，阶码最小的数。当阶码的基值是20.111111l：0，11…1，真值是〔1-2-23〕×2127；最小正数：1，0000000：0，10…0，真值是2-129。0.111111；0，11…1，真值是〔1-2-23〕×16127：最小正数：1，0000000：0，0001.0，真值是16-129在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。对阶时，需要小阶向大阶看齐，假设基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。格式化时，假设基值为2的浮点数尾数最高有效位消灭0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。38、解析：依据题意，可设计出如下的指令格式：6位，可容纳64种操作；I占1位，表示直接、间接寻址〔I=0表示间接寻址：I=1表示直接寻址〕：由于有32个存放器，因此R需要占5位：形式地址A占剩下的位数，即32-6-1-5=20位。因此，直接寻址的最大存储空间为220。字段来表示基址存放器到底使用32个中的哪一个通用存放器，故指令格式变为664种操作；I2位，表示直接、间接、基址表示直接寻址；I=10表示基址寻址〕；32R15A占剩下的位数，32位，用它做基址存放器后，可得3239、解析：1〕x的值为-513，可求得[x]=1000001000000001B，除符号位外，各位取反原加