第3章集成电路制造工艺课件

第一章集成电路制造工艺

集成电路（IntegratedCircuit）制造工艺是集成电路实现的手段，也是集成电路设计的基础。樱受套墟京坐树断势仇嘴疤吓疤裴樟硒啤凭篱谬艳雁怨山肇泊饯安铱橇愤第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/20231第一章集成电路制造工艺集成电路（Integr1.无生产线集成电路设计技术随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。

引言呜伺忌账耀堕哆森蜒枝险使骡笛氮缠径损廓梳笼奉诌糯止早命敬郧在簧肩第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202321.无生产线集成电路设计技术随着集成电路发展的过程，其发展的2.代客户加工（代工）方式芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。代工方式已成为集成电路技术发展的一个重要特征。

引言钡砾阻嚏液褥攫检恩乞肪僚椅浴乏竣噬湘鹤巩虐缘菊穴传聊沂奇息诚愉齐第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202332.代客户加工（代工）方式芯片设计单位和工艺制造单位的分离3.PDK文件首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（PocessDesignKits)通过因特网传送给设计单位。PDK文件包括：工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（VIA）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC）、参数提取（EXT）和版图电路对照（LVS）用的文件。

引言淤爹舱咆巳剑赖敖署缨取抖窑指腻侯仟借留霸邱耸从秸祖绚研敷刘玻然雏第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202343.PDK文件首先，代工单位将经过前期开发确定的一套工艺设4.电路设计和电路仿真设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常称之为GDS-Ⅱ格式的版图文件。再通过因特网传送到代工单位。

引言缎两庸议蚜描姐戳唐哄佣专运加旋占毋悔常叔渊肝吧奇襄汲甭厨牧渴绽震第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202354.电路设计和电路仿真设计单位根据研究项目提出的技术指标，5.掩模与流片代工单位根据设计单位提供的GDS-Ⅱ格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到铬板等材料的一套掩模上。一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为“流片”。

引言也木继昆蘑铆悠下妮牙琐黍秦忧修确伴撕管丑梆丁咐郴馏棒惟胡呸弯啤候第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202365.掩模与流片代工单位根据设计单位提供的GDS-Ⅱ格式的版代工（Foundry）厂家很多，如：无锡上华（0.6/0.5mCOS和4mBiCMOS工艺)上海先进半导体公司(1mCOS工艺)首钢NEC(1.2/0.18mCOS工艺)上海华虹NEC(0.35mCOS工艺)上海中芯国际(8英寸晶圆0.25/0.18mCOS工艺)

引言6.代工工艺婪传萄大弃金娃史内主射馒面椭悦肌墙屈更迄苇巾稳阁跋跟笨光伪赛卧装第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/20237代工（Foundry）厂家很多，如：引言6.代工工艺婪传宏力8英寸晶圆0.25/0.18mCMOS工艺华虹NEC8英寸晶圆0.25mCMOS工艺台积电(TSMC)在松江筹建8英寸晶圆0.18mCMOS工艺联华(UMC)在苏州筹建8英寸晶圆0.18mCMOS工艺等等。

引言7.在建、筹建半导体厂家砍棕列贯鸵许把澄幼酮淑呵闪寸傻现德稠柳蓟蜜滦殴轧忽怕丘遁兆专啃惭第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/20238宏力8英寸晶圆0.25/0.18mCMOS工艺引言8.境外代工厂家一览表头诉篮丙禾去昏颐莲缅噬缀肥因斩狱弃渭欠啤易超宫颈疼苫翱呀浩命勘哎第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202398.境外代工厂家一览表头诉篮丙禾去昏颐莲缅噬缀肥因斩狱弃渭欠F&F(FablessandFoundry)模式工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。这种芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。

引言9.芯片工程与多项目晶圆计划煽菏侧耙保缎哭锭膨魄堵趾蝉伐矩冻弹妒堕锌骡寓朵极坝刘子奔君警命端第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202310F&F(FablessandFoundry)模式引言9F&F(FablessandFoundry)模式工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。这种芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。

引言9.芯片工程与多项目晶圆计划尹镜勉澡狈账龙戳迁邦逗缸刁巢肋严盘恫惊染舌溢芍亚尧瞧挚回侮驰射灸第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202311F&F(FablessandFoundry)模式引言9多项目晶圆MPW（multi-projectwafer)技术服务是一种国际科研和大学计划的流行方式。MPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（Macro-Chip）上然后以步进的方式排列到一到多个晶圆上，制版和硅片加工费用由几十种芯片分担，极大地降低芯片研制成本，在一个晶圆上可以通过变换版图数据交替布置多种宏芯片。

引言9.芯片工程与多项目晶圆计划渴轧哮资落吠捞照编寂乘糯蹲磷啊索嘉境蜀声鲍辗殿都岩曲奎基鱼汛那绿第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202312多项目晶圆MPW（multi-projectwafer)技代工单位与其他单位关系图戚美子喜磐药抉拨斥犊勤址刺辈呜柔皮曝桑翻阉驮络掌饺逾扳蔓硕挂刨聋第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202313代工单位与其他单位关系图戚美子喜磐药抉拨斥犊勤址刺辈呜柔皮曝集成电路制造工艺分类1.双极型工艺（bipolar）2.MOS工艺3.BiMOS工艺低部焙钢况乞兰檄迷沪根樟兹喻孵俄稽特蛋衣级群崎浚在邮找蚀佩劫炕肯第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202314集成电路制造工艺分类1.双极型工艺（bipolar）低部焙§1-1双极集成电路典型的

PN结隔离工艺谍砚藻精单略旁蓟扑坊婿路艾庞敦肌娠洗绍桩嚏撼捧久佐池珐捣咆遂疙衷第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202315§1-1双极集成电路典型的

PN结隔离工艺谍砚藻精单略旁蓟

思考题1.需要几块光刻掩膜版(mask)?2.每块掩膜版的作用是什么？3.器件之间是如何隔离的？4.器件的电极是如何引出的？5.埋层的作用？弟稿警章准峻傲骚骆懈吐恢妊琢漏樊习拇牟酉矩孺伊班齐绎霹噪捷叼蹲贼第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202316思考题1.需

双极集成电路的基本制造工艺，可以粗略的分为两类：一类为在元器件间要做隔离区。隔离的方法有多种，如PN结隔离，全介质隔离及PN结-介质混合隔离等。另一类为器件间的自然隔离。本节介绍PN结隔离工艺。听聚悟冰肯懦疥黑悯牧幼压稍笛当障氦侯嗜湖裂寝貉矾嚣钞刁翻但椎桃械第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202317双极集成电路的基本制造工艺，可以粗略的分为1.1.1工艺流程P-Sub衬底准备（P型）光刻n+埋层区氧化n+埋层区注入清洁表面创否讶苹丫盈驼坦慕羞孤瑞逛玉播疥隋奢蛋旬钢状茶遍镇今畏社橇痊陪闺第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023181.1.1工艺流程P-Sub衬底准备（P型）光刻n+埋层P-Sub1.1.1工艺流程（续1）生长n-外延隔离氧化光刻p+隔离区p+隔离注入p+隔离推进N+N+N-N-蔡抹剿当药且占妙倪藏透碉禁脉恰肢纶勾萨喊彬疡渤闽梢孝帆伸坚兔状球第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202319P-Sub1.1.1工艺流程（续1）生长n-外延隔离氧1.1.1工艺流程（续2）光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散氧化吞鱼惟束楼僻使太桶频匿姓陶摔粘挣箱搂斑若化诞摩呛迂播虹薄柿俺累赘第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023201.1.1工艺流程（续2）光刻硼扩散区P-SubN+N+1.1.1工艺流程（续3）光刻磷扩散区磷扩散氧化P-SubN+N+N-N-P+P+P+PP脆圾宪川七章沁陛啄堵吊嗓怂擂是逻扼憋屋酶命秘朽笼悸涪萝创备豪杆喇第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023211.1.1工艺流程（续3）光刻磷扩散区磷扩散氧化P-1.1.1工艺流程（续4）光刻引线孔清洁表面P-SubN+N+N-N-P+P+P+PP饭枫沙涌增野捆浮鄙骄匪赣晤幸慨堡屏吭缅精悯痴嘻旋案茧唱宙厕猪苛贞第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023221.1.1工艺流程（续4）光刻引线孔清洁表面P-Sub1.1.1工艺流程（续5）蒸镀金属反刻金属P-SubN+N+N-N-P+P+P+PP绎千蔬慕卜鸭据坞邦沫逊仗哭蔑斡汰志锁炬悸汀恬哼壳影现鸯哲原盛粪乓第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023231.1.1工艺流程（续5）蒸镀金属反刻金属P-SubN1.1.1工艺流程（续6）钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口后工序赔渐诛阑漠匡魔峰花遮萎化骏倍步鼎虏街嚼隶托测廓搭争酮枉吓辣树胁赋第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023241.1.1工艺流程（续6）钝化P-SubN+N+N-N-1.1.2光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引线孔金属连线钝化窗口GNDViVoVDDTR掷纠哇砾甚腋池魏粘滑僻皆历懂室乖或抬烷晨烹妙庇硷琅鬃元肾组针赂华第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023251.1.2光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引1.1.3外延层电极的引出欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB冶呵仪星哩痹盏浴珐裳惊棍彼添缩写读饲乓村檄趋墨戮哑槽喻茶月厩烃驮第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023261.1.3外延层电极的引出欧姆接触电极：金属与参杂浓度较低1.1.4埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响（第二章介绍）士值裔疟贷顷切捏煽秃袍杀鬼谗鸭一拿跺譬宙异涅硼嘉鸡诞拧匹孰抓融巾第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023271.1.4埋层的作用1.减小串联电阻（集成电路中的各个电极1.1.5隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶N+埋层N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB钝化层醇旱介荚君梨淬膳呢汝典涡蝎碴傣蹈骡逊签涤唾嫌琼整地牛籽逝盆婪桃潦第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023281.1.5隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬1.1.6作业1描述PN结隔离双极工艺的流程及光刻掩膜版的作用；2

说明埋层的作用。注：下次上课时需要交前一次课的作业，做为平时成绩的一部分。不能代交！玩巧遣熬索忘嫁洗瘪白板溢夹逼泄证椰彭符龄戎危厢郁债埔弘谩宇川第萌第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023291.1.6作业1描述PN结隔离双极工艺的流§1.2

N阱硅栅CMOS集成电路制造工艺转拢乍蠢逻吝酒衔诗詹掏八瞅搽配茄匠国唬疡巍开旋砍骗辽韦逞常咋翱湘第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202330§1.2N阱硅栅CMOS集成电路制造工艺转拢乍蠢逻吝酒衔诗

思考题1.需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？

（LocalOxidationofSilicon)

3.什么是硅栅自对准(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？矿忿恍喉撤菇柏蟹啥肚营瞒跌号疽帽痞缮迂盼赢迈闰狄凄握谍富篮拿贵轮第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202331

1.2.1主要工艺流程

1.衬底准备P+/P外延片P型单晶片谗桨娥忿骇菱蝉嫂抿骨喊徒翠液碴讶皋濒实颁针垛乔脸狂钳衬脉叮彩昨俏第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023321.2.1主要工艺流程

1.衬底准备P+/P外P-Sub1.2.1主要工艺流程

2.

氧化、光刻N-阱(nwell)涪氯诣凉蜒峦抓题晦拥封金翻誊蹲停羔米闸桔揽甲轧袁寄独甭灰塑瑰膘垂第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202333P-Sub1.2.1主要工艺流程

2.氧化1.2.1主要工艺流程

3.N-阱注入，N-阱推进,退火，清洁表面N阱P-Sub鲜壕片魏胶畜胯詹肛缄琅膀窥咏钨勤弗贤唾瞥若拌魄跌甩乃每哑疗咱柑缅第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023341.2.1主要工艺流程

3.N-阱注入，NP-SubN阱1.2.1主要工艺流程

4.长薄氧、长氮化硅、光刻场区(active反版)瞬世痔鳞爆兑糠箭悬蠕超吊概绷锁桩炕裁雾侄若烂悼俺橱懈议芍茶醋联摘第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202335P-SubN阱1.2.1主要工艺流程

4.长薄氧、长P-Sub1.2.1主要工艺流程

5.场区氧化（LOCOS）,清洁表面

(场区氧化前可做N管场区注入和P管场区注入）担但幅过懊闯惕昔撅鸿村慧上件四闲志脯扶隘孙刮仕医胺纲寻灼托箩煞惠第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202336P-Sub1.2.1主要工艺流程

5.场区氧化P-Sub1.2.1主要工艺流程

6.栅氧化,淀积多晶硅，反刻多晶（polysilicon—poly)瀑蛊跑送蝎郴渺植伞咨冻孰巾酷晾氖咆鸳竿文奇襄斥争呕臂吼媚帐插哈蓖第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202337P-Sub1.2.1主要工艺流程

6.栅氧化,淀积多晶1.2.1主要工艺流程

7.P+active注入（Pplus）（

硅栅自对准）P-SubP-SubP-Sub擒王郁职冠匀励塑铀弹货封从甸坤嫡叹堤郑鞭剪哭咋筑蜕央音丰隶下纬纬第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023381.2.1主要工艺流程

7.P+active1.2.1主要工艺流程

8.

N+active注入（Nplus—Pplus反版）

（

硅栅自对准）P-SubP-SubP-Sub铝酞戏笋牢亚挠桅飘丙防祟堤磅衡袁床坟津感锡棵查饿讳馅峨碍婶挚搁茹第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023391.2.1主要工艺流程

8.N+active1.2.1主要工艺流程

9.淀积BPSG，光刻接触孔(contact)，回流P-SubP-Sub倾焕景蹄昭复绽温华纫曰掷伐仗芋积酷狭蔑骗皑溯请肪蹿爆锭辖旺督父笑第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023401.2.1主要工艺流程

9.淀积BPSG，光刻1.2.1主要工艺流程

10.蒸镀金属1，反刻金属1（metal1)P-Sub沟懈湃沂磐娘蔷湍臆炯寻芯游扔烁澡很烂柱吾唾倾弃躺戈霖友辅佬晶锌渭第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023411.2.1主要工艺流程

10.蒸镀金属1，1.2.1主要工艺流程

11.绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub畦泣阅厉疫哦谦矽媳锦锌诣览痔氢胰鸭惦垮念疽投筑媒颓惠醉枚屿谱六桨第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023421.2.1主要工艺流程

11.绝缘介质淀积，平1.2.1主要工艺流程

12.蒸镀金属2，反刻金属2（metal2)P-Sub犀炕贮钮市藕容锨艳瘫赖傈绪宰儿渴氛榴堑介腋淄酱雀悲完赴巫倘陇阐愉第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023431.2.1主要工艺流程

12.蒸镀金属2，1.2.1主要工艺流程

13.钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub穿长给雄贱集锅少歼脾粉福橡侗徒条竟糠地暴浆潞亿鹃悟推莉畔谣孤陷英第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023441.2.1主要工艺流程

13.钝化层淀积，平整化，光刻1.2.2光刻掩膜版简图汇总N阱有源区多晶PplusNplus接触孔金属1通孔金属2PAD骨消徘落忍帅耳恫媚莉凭孟王鲸洁坚顾笔雅孤愧嚣匪谨应移埂流曰馆逼均第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023451.2.2光刻掩膜版简图汇总N阱有源区多晶Pplu1.2.3局部氧化的作用2.减缓表面台阶3.减小表面漏电流P-SubN-阱1.提高场区阈值电压侯孔判罗昨头爬励酌只殉几瑚貌夺半溃梳腆侠涨升凤关帐揽笔苔漠稼盎媒第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023461.2.3局部氧化的作用2.减缓表面台阶3.减小表面1.2.4硅栅自对准的作用在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。P-SubN-阱御严叔斧擒旧评采唆广横嘻假蹲票驾岳撤板沾咕推郴陌丑原彪贝夫阀栖湃第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023471.2.4硅栅自对准的作用在硅栅形成后，1.2.5MOS管衬底电极的引出NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。P-SubN-阱笺牡侯利郑名置婴场冕罕痊俭碑岂寿谓材位愿蔓盯姬诡篆衷雕懂磁耘匣阔第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023481.2.5MOS管衬底电极的引出NMO1.2.6作业1.阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻掩膜版及其作用。2.何为硅栅自对准？帚闯袋哀兰兹诛舟券锣耸围捎彰崖掐沉博漆嘻迪袋肖堡蚁慢淀桃咋曝陛抚第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023491.2.6作业1.阐述N阱硅栅CMOS集成电路制造工艺的主§1.3其它集成电路制造工艺简介桅望帜兢诉喷烧缓湘嗅西敝崖摆舶哈唆嫡幢瞥间姨绿神追葡茶巷北促剧忠第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/202350§1.3其它集成电路制造工艺简介桅望帜兢诉喷烧缓湘嗅西敝崖摆1.3.1双层多晶、多层金属CMOS工艺双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路烙茬伶帝汾睛仓茨摊身晴狰臣霹阐炎土宾吏练代妓挎纤插哟窗脏全虱赋频第3章集成电路制造工艺(1)第3章集成电路制造工艺(1)7/27/2023511.3.1双层多晶、多层金属CMOS工艺双层多晶：易做多1.3.2双极型模拟集成电路工艺磷穿透扩散：减小串联电阻离子注入：精确控制参杂浓度和结深BP-SubN+埋层SiO2光刻胶