计算机组成原理重点难点剖析课件

计算机组成原理重点难点剖析哈尔滨工业大学唐朔飞2010年12月10日7/26/20231哈尔滨工业大学唐朔飞教授使读者对计算机总体结构有一概括的了解，初步建立整机概念，并引导学生以宏观思想为指导，微观物质为基础的辩证唯物主义观点来认识计算机。第1章计算机系统概论7/26/20232哈尔滨工业大学唐朔飞教授第１篇概论第１章计算机系统概论计算机7/26/20233哈尔滨工业大学唐朔飞教授

CPU内部互连ALUCU寄存器中央处理器寄存器和解码器控制单元排队逻辑控制存储器第４篇CU计算机I/O系统总线存储器CPU第１章计算机系统概论7/26/20236哈尔滨工业大学唐朔飞教授基本概念1.计算机系统及计算机系统的层次结构第１章计算机系统概论7/26/20237哈尔滨工业大学唐朔飞教授计算机系统的层次结构高级语言虚拟机器M3汇编语言虚拟机器M2操作系统虚拟机器机器语言实际机器M1微指令系统微程序机器M07/26/20238哈尔滨工业大学唐朔飞教授用编译程序翻译成汇编语言程序用汇编程序翻译成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令软件硬件虚拟机器M4虚拟机器M3虚拟机器M2实际机器M1微程序机器M07/26/20239哈尔滨工业大学唐朔飞教授基本概念1.计算机系统及计算机系统的层次结构2.硬件、计算机、主机、CPU、主存、辅存、外部设备3.软件、系统软件、应用软件4.高级语言、汇编语言、机器语言第１章计算机系统概论7/26/202310哈尔滨工业大学唐朔飞教授7.机器字长、指令字长、存储字长8.计算机硬件技术指标6.存储单元、存储元件、存储基元、存储字、存储字长、存储容量5.计算机组成和计算机体系结构第１章计算机系统概论基本概念7/26/202311哈尔滨工业大学唐朔飞教授123567984CU控制单元主存储器MDRMAR存储体CPUPC控制器IR…运算器MQACCALUXI/O重点：主机完成一条指令的信息流程(以存数指令为例)7/26/202312哈尔滨工业大学唐朔飞教授取指令分析指令执行指令取指阶段执行阶段访存访存完成一条指令难点如何区分存放在存储器中的指令和数据取指阶段取出的是指令执行阶段取出的是数据第１章计算机系统概论7/26/202313哈尔滨工业大学唐朔飞教授重点第３章系统总线1.有关总线的基本概念什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期7/26/202314哈尔滨工业大学唐朔飞教授例

假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32

位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？解：根据总线时钟频率为100MHz，得1

个时钟周期为1/100MHz=0.01μs

总线传输周期为0.01μs×4=0.04μs

由于总线的宽度为32

位=4B（字节）故总线的数据传输率为4B/（0.04μs）=100MBps总线带宽（总线的数据传输率）与总线的宽度和总线的时钟频率有关7/26/202315哈尔滨工业大学唐朔飞教授例

假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32

位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？总线带宽（总线的数据传输率）与总线的宽度和总线的时钟频率有关

若想提高一倍数据传输率

(1)在不改变总线时钟频率的前提下数据线宽度改为64

位

(2)保持数据宽度为32

位总线的时钟频率增加到200MHz。7/26/202316哈尔滨工业大学唐朔飞教授重点2.如何克服总线的瓶颈3.如何对总线进行管理，包括判优控制和通信控制第３章系统总线1.有关总线的基本概念什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期7/26/202317哈尔滨工业大学唐朔飞教授

（1）集中式判优控制方式一链式查询总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

-总线忙BR-总线请求BG-总线同意7/26/202318哈尔滨工业大学唐朔飞教授0BS

-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址（2）集中式判优控制方式二计数器定时查询I/O接口1计数器设备地址17/26/202319哈尔滨工业大学唐朔飞教授排队器排队器（3）集中式判优控制方式三独立请求总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求7/26/202320哈尔滨工业大学唐朔飞教授同步通信采用公共时钟（结合波形）难点：第３章系统总线总线的通信控制7/26/202321哈尔滨工业大学唐朔飞教授

读命令同步式数据输入T1总线传输周期T2T3T4

时钟

地址数据7/26/202322哈尔滨工业大学唐朔飞教授同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）第３章系统总线总线的通信控制7/26/202323哈尔滨工业大学唐朔飞教授不互锁半互锁全互锁异步通信主设备从设备请求回答单机多机网络通信7/26/202324哈尔滨工业大学唐朔飞教授同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）半同步通信采用公共时钟插入等待周期第３章系统总线总线的通信控制7/26/202325哈尔滨工业大学唐朔飞教授

读

命令WAIT

地址

数据

时钟总线传输周期T1T2TWTWT3T4半同步通信（同步、异步结合）7/26/202326哈尔滨工业大学唐朔飞教授同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）半同步通信采用公共时钟插入等待周期分离式通信均为主模块、同步方式最充分发挥了总线的有效占用第３章系统总线总线的通信控制7/26/202327哈尔滨工业大学唐朔飞教授1.存储系统的层次结构

Cache－主存和主存－辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点第４章存储器7/26/202328哈尔滨工业大学唐朔飞教授缓存主存层次和主存辅存层次缓存CPU主存辅存10ns20ns200nsms缓存主存辅存主存虚拟存储器虚地址逻辑地址实地址物理地址主存储器（速度）（容量）7/26/202329哈尔滨工业大学唐朔飞教授1.存储系统的层次结构

Cache－主存和主存－辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点2.主存、Cache、磁表面存储器的工作原理及技术指标第４章存储器7/26/202330哈尔滨工业大学唐朔飞教授主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………7/26/202331哈尔滨工业大学唐朔飞教授主存和CPU的联系MDRMARCPU主存读数据总线地址总线写7/26/202332哈尔滨工业大学唐朔飞教授

Cache的基本结构Cache替换机构Cache存储体主存Cache地址映射变换机构由CPU完成7/26/202333哈尔滨工业大学唐朔飞教授磁记录原理写局部磁化单元载磁体写线圈SNI局部磁化单元写线圈SN铁芯磁通磁层写入“0”写入“1”I7/26/202334哈尔滨工业大学唐朔飞教授N读线圈S读线圈SN铁芯磁通磁层运动方向运动方向ssttffee读出“0”读出“1”读磁记录原理7/26/202335哈尔滨工业大学唐朔飞教授主存容量速度带宽Cache

容量速度访问效率

命中率

平均访问时间磁盘容量记录密度平均寻址时间数据传输率技术指标7/26/202336哈尔滨工业大学唐朔飞教授1.存储系统的层次结构

Cache－主存和主存－辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点2.主存、Cache、磁表面存储器的工作原理及技术指标第４章存储器3.半导体存储芯片的外特性以及与CPU的连接7/26/202337哈尔滨工业大学唐朔飞教授

存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写线的连接(4)片选线的连接(5)合理选用芯片(6)其他时序、负载7/26/202338哈尔滨工业大学唐朔飞教授例

设CPU有16根地址线，8根数据线，

MREQ访存控制信号（低电平有效），

WR读/写控制信号（高电平为读，低电平为写）RAM：1K×4位；4K×8位；8K×8位ROM：2K×8位；4K×8位；8K×8位74LS138译码器和各种门电路画出CPU与存储器的连接图，要求①主存地址空间分配：6000H～67FFH为系统程序区；6800H～6BFFH为用户程序区。②合理选用上述存储芯片，说明各选几片？③详细画出存储芯片的片选逻辑图。7/26/202339哈尔滨工业大学唐朔飞教授

解:

(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位7/26/202340哈尔滨工业大学唐朔飞教授(3)分配地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM7/26/202341哈尔滨工业大学唐朔飞教授2K×8位ROM1K×4位

RAM1K×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A....MREQA14A15A13A12A11A10A9A0..D7D4D3D0WR………..(5)

CPU与存储器的连接图………7/26/202342哈尔滨工业大学唐朔飞教授1.存储系统的层次结构

Cache－主存和主存－辅存层次的作用程序访问的局部性原理与存储系统层次结构的关系重点2.主存、Cache、磁表面存储器的工作原理及技术指标第４章存储器3.半导体存储芯片的外特性以及与CPU的连接4.如何提高访存速度7/26/202343哈尔滨工业大学唐朔飞教授1.在可按字节和字寻址的存储器中，数据的存放方式不同难点第４章存储器

高位字节地址为字地址

低位字节地址为字地址字地址字节地址11109876543210840字地址字节地址89101145670123840

例

12345678H的存放方式78H56H34H12H84012H34H56H78H8407/26/202344哈尔滨工业大学唐朔飞教授2.对于一定容量的存储器，按字节或字访问的寻址范围是不同的难点第４章存储器1.在可按字节和字寻址的存储器中，数据的存放方式不同7/26/202345哈尔滨工业大学唐朔飞教授如16MB（227位）的存储器按字节寻址按字（16位）寻址按字

（32位）寻址224=16M223

=8M222

=4M寻址范围容量224

×

=227位223

×=227位222

×

=227位字节寻址字（16位）寻址字

（32位）寻址24

位23

位22位字节地址字节地址23

24

257/26/202346哈尔滨工业大学唐朔飞教授难点第４章存储器3.多体并行结构存储器顺序编址和交叉编址对访存速度的影响2.对于一定容量的存储器，按字节或字访问的寻址范围是不同的1.在可按字节和字寻址的存储器中，数据的存放方式不同7/26/202347哈尔滨工业大学唐朔飞教授多体并行系统(1)高位交叉M0……M1……M2M3…………体内地址体号体号地址000000000001001111010000010001011111100000100001101111110000110001111111顺序编址7/26/202348哈尔滨工业大学唐朔飞教授各个体并行工作M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址译码体内地址体号体号(1)高位交叉7/26/202349哈尔滨工业大学唐朔飞教授M0……M1……M2M3…………

体号体内地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各个体轮流编址7/26/202350哈尔滨工业大学唐朔飞教授M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址译码

体号体内地址

体号(2)低位交叉各个体轮流编址7/26/202351哈尔滨工业大学唐朔飞教授低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽时间单体访存周期单体访存周期启动存储体0启动存储体1启动存储体2启动存储体37/26/202352哈尔滨工业大学唐朔飞教授

设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足T＝4τ。连续读取4个字所需的时间为

T＋(4

－1)τ7/26/202353哈尔滨工业大学唐朔飞教授难点第４章存储器3.多体并行结构存储器顺序编址和交叉编址对访存速度的影响2.对于一定容量的存储器，按字节或字访问的寻址范围是不同的1.在可按字节和字寻址的存储器中，数据的存放方式不同4.不同的Cache—主存地址映射，直接影响主存地址字段的分配、替换策略及命中率7/26/202354哈尔滨工业大学唐朔飞教授（1）直接映射每个缓存块

i

可以和若干个主存块对应每个主存块

j

只能和一个缓存块对应i=j

mod

C

字块2m－1

字块2c+1

字块2c+1－1

字块2c+1

字块2c

字块2c－1

字块1字块0………主存储体字块1标记字块0标记字块2c－1标记Cache存储体t位01C－1…字块字块地址主存字块标记t位c

位b

位主存地址比较器（t位）=≠不命中有效位=1？*m位Cache内地址否是命中

字块2c+1

字块2c字块0字块07/26/202355哈尔滨工业大学唐朔飞教授（2）全相联映射主存中的任一块可以映射到缓存中的任一块字块2m－1字块2c－1字块1

字块0……字块2c－1字块1字块0…标记标记标记主存字块标记字块内地址主存地址m=t+c位b位m

=

t+cCache存储器主存储器

字块07/26/202356哈尔滨工业大学唐朔飞教授字块2m－1字块2c-r+1

字块2c-r+

1字块2c-r字块2c-r－

字块1字块0………字块3标记字块1标记字块2c－1标记字块2标记字块0标记字块2c－2标记…………字块内地址组地址主存字块标记s=t+r位q=c－r位b位组012c-r－1主存地址Cache主存储器m位共Q组，每组内两块（r=1)1某一主存块

j

按模Q

映射到缓存的第i

组中的任一块i=j

mod

Q直接映射全相联映射字块0字块1字块0字块2c-r字块2c-r+1（3）组相联映射7/26/202357哈尔滨工业大学唐朔飞教授假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。例

根据Cache容量为4KB得Cache地址12位4KB/4B=1K字1K/16=64块根据512KB得主存地址19位512KB/4B=128K字128K/16=8192块。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射到Cache中的第

5块（设起始字块为第1块）？主存的第5，64+5，2×64+5，…，8192–64+5块能映射到Cache的第5块7/26/202358哈尔滨工业大学唐朔飞教授（4）画出直接映射方式下主存地址字段中各段的位数在直接映射方式下，主存地址字段的各段位数分配如图所示。其中字块内地址为6位（4位表示16个字，2位表示每字32位），缓存共64块，故缓存字块地址为6位，主存字块标记为主存地址长度与Cache地址长度之差，即19-12=7位。

7/26/202359哈尔滨工业大学唐朔飞教授假设主存容量位512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。例

根据Cache容量为4K字，得Cache字地址为12位。根据块长为4，按字访问，得字块内地址2位，Cache共有4K/4=1024块，根据主存容量为512K，得主存字地址19位。主存地址格式（1）在直接映射方式下，设计主存的地址格式。7/26/202360哈尔滨工业大学唐朔飞教授假设主存容量位512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。例

（3）在二路组相联映射方式下，设计主存的地址格式。二路组相联，即一组内有2块，Cache共分1024块1024/2=512组，29=512，组地址9位（2）在全相联映射方式下，设计主存的地址格式。7/26/202361哈尔滨工业大学唐朔飞教授假设主存容量位512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。例

根据块长不变4个16位的字访存地址仍为字（16位）地址容量为512K×32

位相当于容量为1024K×16位得主存地址20位四路组相联，即一组内4块Cache共有1024/4=256组28=256组地址为8位（4）主存容量为512K×32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。7/26/202362哈尔滨工业大学唐朔飞教授1.主机与I/O交换信息的三种控制方式重点第５章输入输出系统7/26/202363哈尔滨工业大学唐朔飞教授三种方式的CPU工作效率比较存取周期结束CPU执行现行程序CPU执行现行程序DMA请求启动I/OI/O准备I/O准备一个存取周期实现I/O与主存之间的传送CPU

执行现行程序CPU查询等待并传输I/O数据CPU

执行现行程序启动I/OI/O准备及传送指令执行周期结束CPU执行现行程序CPU执行现行程序启动I/O中断请求I/O准备I/O准备CPU处理中断服务程序实现I/O与主机之间的传送间断启动I/O启动I/OI/O准备中断请求启动I/OI/O准备一个存取周期DMA请求程序查询方式程序中断方式DMA方式I/O准备及传送间断I/O准备I/O准备7/26/202364哈尔滨工业大学唐朔飞教授1.主机与I/O交换信息的三种控制方式重点第５章输入输出系统2.程序查询方式特点、接口电路、工作原理7/26/202365哈尔滨工业大学唐朔飞教授②设备选择电路DBRQQ&数据线准备就绪启动命令地址线SEL输入数据启动设备设备工作结束①③④⑤⑥DB程序查询方式的接口电路①②③⑤1010④以输入为例⑥7/26/202366哈尔滨工业大学唐朔飞教授1.主机与I/O交换信息的三种控制方式重点第５章输入输出系统2.程序查询方式特点、接口电路、工作原理3.程序中断方式特点、接口电路、工作原理7/26/202367哈尔滨工业大学唐朔飞教授设备选择电路DBRDQ&数据线启动命令地址线SEL输入数据启动设备设备工作结束&1QQDINTRBQQMASK设备编码器排队器中断查询来自高一级的排队器至低一级的排队器向量地址中断响应INTA中断请求命令译码①②③④⑤⑥⑦⑧I/O中断处理过程①10&DBR④⑤⑦⑧设备选择电路01以输入为例②③⑥7/26/202368哈尔滨工业大学唐朔飞教授1.主机与I/O交换信息的三种控制方式重点第５章输入输出系统2.程序查询方式特点、接口电路、工作原理3.程序中断方式特点、接口电路、工作原理4.DMA方式特点、接口电路、工作原理7/26/202369哈尔滨工业大学唐朔飞教授BR设备DMA控制逻辑中断机构ARWCDARDMA接口主存CPU+1+1数据传送过程（输入）DREQ②HRQ③HLDA④地址线⑤DACK⑥①数据线⑦溢出信号中断请求ARWC+1+1BRBRBRBRBR7/26/202370哈尔滨工业大学唐朔飞教授难点1.处理I/O中断的各类软、硬件技术的运用2.DMA与主存交换数据的三种方法各自的特点

第５章输入输出系统7/26/202371哈尔滨工业大学唐朔飞教授

DMA与主存交换数据的三种方式(1)停止CPU访问主存控制简单CPU处于不工作状态或保持状态未充分发挥CPU对主存的利用率主存工作时间CPU不执行程序DMA不工作DMA不工作DMA工作CPU控制并使用主存DMA控制并使用主存t7/26/202372哈尔滨工业大学唐朔飞教授(2)周期挪用（或周期窃取）DMA访问主存有三种可能

CPU此时不访存

CPU正在访存

CPU与DMA同时请求访存此时CPU将总线控制权让给DMA主存工作时间CPU控制并使用主存DMA控制并使用主存t7/26/202373哈尔滨工业大学唐朔飞教授(3)DMA与CPU交替访问主存工作时间DMA控制并使用主存CPU控制并使用主存tCPU工作周期C1专供DMA访存C2专供CPU

访存所有指令执行过程中的一个基准时间不需要申请建立和归还总线的使用权7/26/202374哈尔滨工业大学唐朔飞教授难点1.处理I/O中断的各类软、硬件技术的运用2.DMA与主存交换数据的三种方法各自的特点

3.DMA传送过程预处理数据传送后处理

第５章输入输出系统7/26/202375哈尔滨工业大学唐朔飞教授预处理：主存起始地址设备地址

传送数据个数启动设备DMADMADMA数据传送：继续执行主程序同时完成一批数据传送后处理：中断服务程序做DMA结束处理继续执行主程序CPUDMA传送过程示意允许传送？主存地址送总线数据送I/O设备（或主存）修改主存地址修改字计数器数据块传送结束？向CPU申请程序中断DMA请求否否是是数据传送7/26/202376哈尔滨工业大学唐朔飞教授难点1.处理I/O中断的各类软、硬件技术的运用2.DMA与主存交换数据的三种方法各自的特点

3.DMA传送过程预处理数据传送后处理

第５章输入输出系统4.周期窃取的含义5.CPU响应中断请求和DMA

请求的时间

7/26/202377哈尔滨工业大学唐朔飞教授1.机器中有符号数和无符号数的表示，±0

的表示重点第６章计算机的运算方法2.各种机器数（原码、补码、反码、移码）的应用场合及其它们与真值的相互转换如：寄存器的内容为FF，当其分别表示为原码、补码、反码、移码时所对应的真值分别为多少7/26/202378哈尔滨工业大学唐朔飞教授例000000000000000100000010…011111111000000010000001111111011111111011111111…128129-0-1-128-127-127-126二进制代码无符号数对应的真值原码对应的真值补码对应的真值反码对应的真值012127…253254255…-125-126-127…-3-2-1…-2-1-0…+0+1+2+127…+0+1+2+127…+0+1+2+127…+0设机器数字长为8位（其中１位为符号位）对于整数，当其分别代表无符号数、原码、补码和反码时，对应的真值范围各为多少？7/26/202379哈尔滨工业大学唐朔飞教授3.机器字长确定以后，对应定点机和浮点机中各种机器数的表示范围重点第６章计算机的运算方法

7/26/202380哈尔滨工业大学唐朔飞教授定点表示小数点按约定方式标出Sf

S1S2

Sn…数符数值部分小数点位置Sf

S1S2

Sn…数符数值部分小数点位置或定点机小数定点机整数定点机原码补码反码–(1–2-n)~+(1–2-n)–1~+(1–2-n)–(1–2-n)~+(1–2-n)–(2n

–1)~+(2n

–1)–2n~+(2n

–1)–(2n

–

1)~+(2n

–1)7/26/202381哈尔滨工业大学唐朔飞教授负数区正数区下溢0上溢上溢–2(2m–1)×(1

–

2–n)2(2m–1)×(1

–

2–n)2–(2m–1)×2–n最小负数最大正数最小正数–2–(2m–1)×2–n最大负数最大正数最小正数最大负数最小负数215×(1

–

2–10)2–15×2–10–2–15×2–10–215×(1

–

2–10)0,1111;0.11111111111,0001;0.00000000011,0001;1.11111111110,1111;1.0000000001真值补码设n=10，m=4，阶符、数符各取1位。

写出对应下图所示的浮点数的补码形式。

浮点表示7/26/202382哈尔滨工业大学唐朔飞教授3.机器字长确定以后，对应定点机和浮点机中各种机器数的表示范围重点第６章计算机的运算方法4.移位运算在计算机中的特殊作用，以及不同机器数的移位规则5.定点补码加、减、乘（Booth算法）、除运算和原码乘除运算

7/26/202383哈尔滨工业大学唐朔飞教授6.浮点补码加减运算

重点第６章计算机的运算方法7.提高运算速度的措施8.快速进位链的设计

高速芯片、改进算法、快速进位链7/26/202384哈尔滨工业大学唐朔飞教授1.机器字长相同的条件下，补码比原码和反码能多表示一个负数

难点第６章计算机的运算方法2.区分浮点数和补码表示的浮点规格化数

7/26/202385哈尔滨工业大学唐朔飞教授设32位的浮点数，阶码取8位（含1位阶符）尾数为24位（含1位数符）则它们的表示范围是2+127×(1-2-23)2+127×(1-2-23)2-127×2-12-128×2-1-2-127×2-1-2-128×(2-1+2-23)-2+127×(1-2-23)2+127×(-1)7/26/202386哈尔滨工业大学唐朔飞教授1.机器字长相同的条件下，补码比原码和反码能多表示一个负数

难点第６章计算机的运算方法2.区分浮点数和补码表示的浮点规格化数

3.在定点机和浮点机中，如何判断运算结果溢出7/26/202387哈尔滨工业大学唐朔飞教授溢出判断一位符号位判溢出两位符号位判溢出(1)定点机(2)浮点机阶码大于它所表示的最大数时，为溢出（上溢）阶码等于或小于它所表示的最小数时，按机器零处理（下溢）7/26/202388哈尔滨工业大学唐朔飞教授1.机器字长相同的条件下，补码比原码和反码能多表示一个负数

难点第６章计算机的运算方法2.区分浮点数和补码表示的浮点规格化数

3.在定点机和浮点机中，如何判断运算结果溢出4.原码和补码乘除法运算的根本区别7/26/202389哈尔滨工业大学唐朔飞教授难点5.区别补码和绝对值的补码[-x]补和[-x*]补（x*是真值x

的绝对值）

6.不同的机器数运算规则不同，直接影响运算器的硬件组成7.浮点数的阶码采用移码运算时，其阶码运算规则和溢出判断规则与补码运算是不同的第６章计算机的运算方法7/26/202390哈尔滨工业大学唐朔飞教授1.指令系统的几个要素操作类型、数据类型、地址格式和寻址方式重点第７章指令系统2.机器指令的一般格式指令定长指令不定长（字节的整数倍）指令字中各字段的作用7/26/202391哈尔滨工业大学唐朔飞教授3.不同的地址格式对访存次数、寻址范围的影响重点4.不同的寻址方式对操作数的寻址范围、信息加工流程、所需的硬件支持及编制程序的影响5.RISC的主要特点及其与CISC的区别第７章指令系统7/26/202392哈尔滨工业大学唐朔飞教授1.掌握设计指令格式的方法难点第７章指令系统7/26/202393哈尔滨工业大学唐朔飞教授某模型机共有64种操作，操作码位数固定，且具有以下特点：（1）采用一地址或二地址格式；（2）有寄存器寻址、直接寻址和相对寻址（位移量为–128~+127）三种寻址方式；（3）有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中；（4）取数/存数指令在通用寄存器和存储器之间传送数据；（5）存储器容量为1MB，按字节编址。要求设计算逻指令、取数/存数指令和相对转移指令的格式，并简述理由。例

7/26/202394哈尔滨工业大学唐朔飞教授（1） 算逻指令格式为“寄存器−寄存器”型，取单字长16位。

其中OP操作码6位，可实现64种操作；M寻址模式2位，可反映寄存器寻址、直接寻址、相对寻址；Ri和Rj各取4位，指出源操作数和目的操作数的寄存器编号。RjRiMOP6244解：7/26/202395哈尔滨工业大学唐朔飞教授（2）取数/存数指令格式为“寄存器−存储器”型，取双字长32位，格式如下：

其中OP操作码6位不变；M寻址模式2位不变；Ri4位，源操作数地址（存数指令）或目的操作数地址（取数指令）；A1∥A2共20位存储器地址，可直接访问按字节编址的1MB存储器。A2A1RiMOP 6244解：7/26/202396哈尔滨工业大学唐朔飞教授（3）相对转移指令为一地址格式，取单字长16位，格式如下：

其中OP操作码6位不变；M寻址模式2位不变；A 位移量8位，对应–128~+127。AMOP628解：7/26/202397哈尔滨工业大学唐朔飞教授2.扩展操作码技术的运用第７章指令系统难点1.掌握设计指令格式的方法7/26/202398哈尔滨工业大学唐朔飞教授

扩展操作码技术操作码的位数随地址数的减少而增加OPA1A2A3000000011110…A1A1A1…A2A2A2…A3A3A3…A2A2A2…A3A3A3…111111111111…000000011110…111111111111…111111111111…111111111111…000000011111…111111111111…111111111111…A3A3A3…000000011110…4位操作码8位操作码12位操作码16位操作码最多15条三地址指令最多15条二地址指令最多15条一地址指令16条零地址指令7/26/202399哈尔滨工业大学唐朔飞教授

扩展操作码技术操作码的位数随地址数的减少而增加OPA1A2A3000000011110…A1A1A1…A2A2A2…A3A3A3…A2A2A2…A3A3A3…111111111111…000000011110…111111111111…111111111111…111111111111…000000011111…111111111111…111111111111…A3A3A3…000000011110…4位操作码8位操作码12位操作码16位操作码三地址指令操作码每减少一种可多构成24种二地址指令二地址指令操作码每减少一种可多构成24

种一地址指令7/26/2023100哈尔滨工业大学唐朔飞教授3.在可按字节和字寻址的存储器中，不同的机器，其数据的存放方式是不同的4.数据“边界对准”方式和“边界不对准”方式对访存操作的影响第７章指令系统难点2.扩展操作码技术的运用1.掌握设计指令格式的方法7/26/2023101哈尔滨工业大学唐朔飞教授存储器中的数据存放（存储字长为32位）地址（十进制）048字节(地址7)字节(地址6)字(地址2)半字(地址10)半字(地址8)半字(地址0)字(地址4)边界未对准地址（十进制）04812162024283236双字双字（地址32）双字双字（地址24）半字（地址20）半字（地址22）半字（地址16）半字（地址18）字节（地址

8）字节（地址

9）字节（地址10）字节（地址11）字（地址4）★字（地址0）★字节（地址14）字节（地址15）字节（地址13）字节（地址12）边界对准

▲

▲

7/26/2023102哈尔滨工业大学唐朔飞教授1.CPU的功能和硬件组成重点第８章CPU的结构和功能2.CPU工作周期和指令周期的概念3.一个完整的指令周期中的信息流程7/26/2023103哈尔滨工业大学唐朔飞教授1.取指周期数据流指令周期的数据流MDRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+17/26/2023104哈尔滨工业大学唐朔飞教授2.间址周期数据流MDRCUMARCPU地址总线数据总线控制总线PCIR存储器MDR7/26/2023105哈尔滨工业大学唐朔飞教授3.执行周期数据流4.中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU地址总线数据总线控制总线PC存储器7/26/2023106哈尔滨工业大学唐朔飞教授1.CPU的功能和硬件组成重点第８章CPU的结构和功能2.CPU工作周期和指令周期的概念3.一个完整的指令周期中的信息流程4.如何提高控制器的处理能力指令流水5.中断系统需要解决的问题及实施方案7/26/2023107哈尔滨工业大学唐朔飞教授中断系统需解决的问题(1)各中断源如何向CPU提出请求？(2)各中断源同时提出请求怎么办？(5)如何寻找入口地址？(4)如何保护现场？(3)CPU什么条件、什么时间、以什么方式

响应中断？(6)如何恢复现场，如何返回？(7)处理中断的过程中又出现新的中断怎么办？硬件

＋软件7/26/2023108哈尔滨工业大学唐朔飞教授难点第８章CPU的结构和功能1.影响指令流水线性能的因素7/26/2023109哈尔滨工业大学唐朔飞教授结构相关流水线中不同指令争用同一功能部件产生资源冲突数据相关流水线中各条指令因重叠操作而改变对操作数的读写顺序

RAWWARWAW控制相关由转移指令引起

影响流水线性能的因素7/26/2023110哈尔滨工业大学唐朔飞教授1.结构相关两条指令同时访存造成结构相关冲突7/26/2023111哈尔滨工业大学唐朔飞教授1.结构相关解决访存冲突的一种方案7/26/2023112哈尔滨工业大学唐朔飞教授2.数据相关不同指令因重叠操作，可能改变操作数的读/写访问顺序例如流水线要执行下列指令序列ADD

R1，R2，R3

；(R2)+(R3)→R1SUB

R4，R1，R5

；(R1)―(R5)→R4AND

R6，R1，R7

；(R1)AND(R7)→R6OR

R8，R1，R9

；(R1)OR(R9)→R8XOR

R10，R1，R11

；(R1)XOR(R11)→R107/26/2023113哈尔滨工业大学唐朔飞教授2.数据相关对数据相关进行特殊处理的流水线7/26/2023114哈尔滨工业大学唐朔飞教授3.控制相关BNE指令必须等CPX指令的结果才能判断出是转移还是顺序执行LDA#0LDX#0INXCPX#NBNEMDIV#NSTAANSADDX,DM由转移指令引起7/26/2023115哈尔滨工业大学唐朔飞教授3.控制相关WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161234567891011121314转移损失t设指令3是转移指令7/26/2023116哈尔滨工业大学唐朔飞教授难点3.响应优先级和处理优先级的区别第８章CPU的结构和功能1.影响指令流水线性能的因素2.掌握各种中断技术，实现多重中断需配置哪些硬件7/26/2023117哈尔滨工业大学唐朔飞教授响应优先级A→B→C→D

降序排列

不可改变响应优先级处理优先级可改变（通过重新设置屏蔽字）处理优先级A→D→C→B降序排列7/26/2023118哈尔滨工业大学唐朔飞教授屏蔽技术可改变处理优先等级服务程序B处理完C处理完D处理完A处理完t主程序A程序B程序C程序D程序A、B、C、D同时请求中断CPU执行程序轨迹（原屏蔽字）

原屏蔽字A1111B0111C0011D00017/26/2023119哈尔滨工业大学唐朔飞教授屏蔽技术可改变处理优先等级服务程序D处理完C处理完B处理完A处理完t主程序A程序B程序C程序D程序A、B、C、D同时请求中断CPU执行程序轨迹（新屏蔽字）

新屏蔽字A1111B0100C0110D0111新屏蔽字设在中断服务程序中7/26/2023120哈尔滨工业大学唐朔飞教授难点3.响应优先级和处理优先级的区别第８章CPU的结构和功能4.超标量、超流水、超长指令字的特点1.影响指令流水线性能的因素2.掌握各种中断技术，实现多重中断需配置哪些硬件7/26/2023121哈尔滨工业大学唐朔飞教授超标量：一个时钟周期内有多个功能部件同时执行多条指令超流水：同一个功能部件在一个时钟周期内被使用多次超长指令字：把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令，有多个功能部件同时工作

超标量、超流水、超长指令字的特点7/26/2023122哈尔滨工业大学唐朔飞教授1.控制单元对不同的指令在取指、间址和中断周期中，发出哪些相同的操作命令

重点第９章控制单元的功能7/26/2023123哈尔滨工业大学唐朔飞教授PCMAR地址线1RM(MAR)MDRMDRIR(PC)+1PC+1MDRCUMAR

PC

IR存储器CPU地址总线数据总线控制总线OP（IR）CU取指周期7/26/2023124哈尔滨工业大学唐朔飞教授间址周期M(MAR)MDR1RAd(IR)MARMDRAd(IR)指令形式地址MARMDRCUMARCPU地址总线数据总线控制总线IR存储器7/26/2023125哈尔滨工业大学唐朔飞教授中断周期程序断点存入“0”地址0

MAR1WPCMDRMDRM(MAR)向量地址PC0EINT（置“0”）向量地址PC程序断点进栈0EINT（置“0”）MDRM(MAR)PCMDR1W(SP)1

SP

MAR中断识别程序入口地址MPC7/26/2023126哈尔滨工业大学唐朔飞教授1.控制单元对不同的指令在取指、间址和中断周期中，发出哪些相同的操作命令

重点第９章控制单元的功能2.控制单元对不同的指令在执行周期发出的微操作命令是不同的3.多级时序系统7/26/2023127哈尔滨工业大学唐朔飞教授机器周期、时钟周期和节拍的关系CLKT0T1T2T3时钟周期机器周期机器周期T0T1T2T3T0T1T2T37/26/2023128哈尔滨工业大学唐朔飞教授多级时序系统机器周期、节拍（状态）组成多级时序系统一个指令周期含若干个机器周期一个机器周期包含若干个时钟周期CLK机器周期机器周期机器周期

（取指令）（取有效地址）（执行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3机器周期机器周期（取指令）（执行指令）指令周期T0T1T2T3T0T1T2节拍(状态)节拍(状态)7/26/2023129哈尔滨工业大学唐朔飞教授1.控制单元对不同的指令在取指、间址和中断周期中，发出哪些相同的操作命令

重点第９章控制单元的功能2.控制单元对不同的指令在执行周期发出的微操作命令是不同的3.多级时序系统4.控制单元的控制方式同步、异步、联合7/26/2023130哈尔滨工业大学唐朔飞教授控制方式产生不同微操作命令序列所用的时序控制方式任一微操作均由统一基准时标的时序信号控制无基准时标信号无固定的周期节拍和严格的时钟同步采用应答方式(1)同步控制方式(2)异步控制方式(3)联合控制方式同步与异步相结合7/26/2023131哈尔滨工业大学唐朔飞教授同步控制方式(1)定长的机器周期(2)不定长的机器周期(3)中央控制和局部控制相结合CLK机器周期机器周期机器周期（取指令）（取有效地址）（执行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3机器周期机器周期（取指令）（执行指令）指令周期T0T1T2T3T0T1T27/26/2023132哈尔滨工业大学唐朔飞教授1.指令周期、机器周期、时钟周期与控制信号的关系难点第９章控制单元的功能7/26/2023133哈尔滨工业大学唐朔飞教授每个控制信号在指定机器周期的指定节拍T

时刻发出机器周期M1

取指令操作码机器周期M2

取设备地址机器周期M3

执行ACC的内容写入设备指令周期包含3个机器周期M1、M2

、M3以一条输出指令（I/O写）为例7/26/2023134哈尔滨工业大学唐朔飞教授指令周期、机器周期、时钟周期与控制信号的关系T1T2T3T4T1T2T3T1T2T3M1M2M3PCoutPC+1InsIRXPCoutPC+1ByZZoutAPortIOPORTACCbyteP