组合逻辑电路

组合逻辑电路第1页，课件共105页，创作于2023年2月第3章组合逻辑电路

3.1概述3.2组合逻辑电路的分析方法3.3组合逻辑电路的设计方法3.4常用中规模标准组合模块电路3.5用中规模集成电路实现组合逻辑函数3.6组合电路中的竞争冒险第2页，课件共105页，创作于2023年2月学时分配：共10学时教学目标：通过本章的学习，掌握组合逻辑电路的分析和设计；熟悉组合逻辑的竞争和冒险。掌握组合模块电路（优先编码器、译码器、数据选择器、加法器和比较器等）的电路功能、逻辑关系、扩展和应用。第3页，课件共105页，创作于2023年2月3.1概述一、组合逻辑电路的逻辑功能特点：任意时刻的输出仅仅取决于该时刻的输入，与电路以前的状态无关。二、电路的结构特点：电路中不包含有记忆单元；电路中不存在输出到输入的反馈连接；电路由逻辑门构成。对于任何一个多输入、多输出的组合逻辑电路，都可由框图示意：每一个输出变量是全部或部分输入变量的函数：Y1=f1（I1、I2、…、Ii

）Y2=f2（I1、I2、…、Ii）

……Yj=fj（I1、I2、…、Ii

）

第4页，课件共105页，创作于2023年2月三、时序逻辑电路：

是与组合逻辑电路相对的另一种数字电路，任意时刻的输出信号不仅取决于该时刻的输入信号，还取决于电路原来的状态，即与以前的输入信号有关。第5页，课件共105页，创作于2023年2月3.2组合逻辑电路的分析方法一、分析的目的根据给定的逻辑电路图，经过分析，确定电路能完成的逻辑功能；或用于检测新设计的逻辑电路是否实现了预定的逻辑功能。二、分析步骤1.根据所给的逻辑电路写出输出函数的逻辑表达式；2.根据逻辑表达式列出真值表或化简后列出真值表；3.得出电路的逻辑功能。第6页，课件共105页，创作于2023年2月分析过程一般包含以下几个步骤：例3.1：组合电路如图所示，分析该电路的逻辑功能。第7页，课件共105页，创作于2023年2月解：（1）由逻辑图逐级写出表达式（借助中间变量P）。（2）化简与变换：（3）由表达式列出真值表。

（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。000001010011100101110111ABC01111110

Y真值表第8页，课件共105页，创作于2023年2月例3.2：解：1)、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，试分析其逻辑功能。BABAY+=···=2）、根据逻辑表达式列真值表00011011ABY01103）、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&&&&YABABA·ABB·AB第9页，课件共105页，创作于2023年2月一般步骤：1.分析设计要求，列出逻辑函数的真值表（把一个逻辑问题表达成一个逻辑函数）。A.确定输入、输出变量；B.定义逻辑状态（0，1的具体含义）；C.列出逻辑函数的真值表。2.由真值表写出逻辑函数表达式或画出卡诺图。3.进行化简或变换。A.用小规模集成门电路实现时，应化为最简式；B.用中规模集成门电路实现时，应变换为与集成器件输出函数对应的形式。4.根据化简或变换后的函数式画出逻辑电路图。3.3组合逻辑电路的设计方法逻辑电路图逻辑表达式逻辑真值表电路逻辑功能第10页，课件共105页，创作于2023年2月试用与非门设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。设计方法（用基本门电路设计）例3.3：

1、列真值表解：2、填卡诺图，化简逻辑函数00010111

ABCY

000

001010

011

100

101

110

11111100001BC0001111001AY用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路变为与非与非式第11页，课件共105页，创作于2023年2月

3、输出函数式4、用与门、或门设计电路5、用与非门设计电路思考：若只用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+AC提示：的形式画逻辑图。&&&&ABCY&&&≥1ABCYY=（ABBC）AC··将函数式化为第12页，课件共105页，创作于2023年2月例3.4、在举重比赛中，有两名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮，试用与非门设计该电路。解：设主裁判为变量A，副裁判分别为B和C；按电钮为1，不按为0。表示成功与否的灯为Y，合格为1，否则为0。（1）根据逻辑要求列出真值表。第13页，课件共105页，创作于2023年2月真值表第14页，课件共105页，创作于2023年2月（2）由真值表写出表达式：111（3）化简：

Y=AB+AC

BC

A00

01

11

10

0

0

0

0

01

01

1

1

第15页，课件共105页，创作于2023年2月（4）画出逻辑电路图：第16页，课件共105页，创作于2023年2月例3.5：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。（1）根据逻辑要求列出真值表。（2）由真值表写逻辑表达式：第17页，课件共105页，创作于2023年2月（3）变换：

用与非门实现图（a）用异或门实现 图(b)图（a）图（b）第18页，课件共105页，创作于2023年2月3.4常用中规模标准组合模块电路3.4.1中规模标准组合模块电路概念3.4.2加法器3.4.3乘法器3.4.4数值比较器3.4.5编码器3.4.6译码器3.4.7数据选择器3.4.8数据分配器第19页，课件共105页，创作于2023年2月3.4.1中规模标准组合模块电路概念在数字系统设计中，有些组合逻辑电路经常出现在各种数字系统中，这些组合逻辑电路包含：

译码器、编码器、数据选择器、数据分配器、加法器、比较器、乘法器、码组变换器等。将这些组合逻辑电路制成中规模电路，称为中规模标准组合模块电路。第20页，课件共105页，创作于2023年2月3.4.2

加法器加法器是构成计算机中算术运算电路的基本单元。一、1位加法器1、1位半加器真值表输出逻辑表达式逻辑图S=AB+AB=A⊕BCO=AB0001101100101001ABSCO

∑

ABSCO逻辑符号=1AB&SCO只能将两个1位二进制数相加，不能将低位的进位信号纳入计算的加法器称为1位半加器。输入输出第21页，课件共105页，创作于2023年2月2、1位全加器能将低位的进位信号纳入计算的加法器称为全加器。二、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。1、串行进位加法器输入输出ABCICOSCO∑CIABS0000010100111001011101111位全加器真值表1位全加器输出表达式：逻辑图逻辑符号：0010100110010111第22页，课件共105页，创作于2023年2月4位串行进位加法器：10011101111例如：做14+7的运算：2、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI端应接低电平。介绍图3-14加法器图形符号！(书上P.84)=(10101)2=16+4+1=(21)10常用4位超前进位加法器有74LS83等。01110(1110)2+(0111)20CO∑

CIABSCO∑

CIABSCO∑

CIABSCO∑CIABS74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO第23页，课件共105页，创作于2023年2月原因下图为4位二进制超前进位加法器74LS283的简化逻辑符号：扩展到多位数加法器，有：第24页，课件共105页，创作于2023年2月A3~A0和B3~B0为4位加数和被加数；

S3~S0为和数；

CO4是向高位的进位信号；

优点：速度快；

缺点：规模大时，元器件较多。第25页，课件共105页，创作于2023年2月3.4.3

乘法器二进制乘法器是指完成两个二进制数乘法运算的电路。介绍图3-15，74S274乘法器图形符号！(书上P.85)利用芯片74LS284、74LS285，可以组成集成4位╳4位并行二进制乘法器。具体请见书上P.84—85，这里略。

第26页，课件共105页，创作于2023年2月3.4.4数值比较器一、一位数值比较器：1位二进制数比较大小，输出信号为比较的结果A>B有L=1G=0M=0说明A比B大A=B有L=0G=1M=0说明A，B相等A<B有L=0G=0M=1说明A比B小电路图如下：第27页，课件共105页，创作于2023年2月二、多位数值比较器比较两组同样位数的二进制数（位数少的二进制数高位补0）1、比较方法：a.首先比较高位，如比较结果：ai>bi，则判断A>Bai<bi，则判断A<Bai=bi，则继续比较次高位b.只有当高位相等时，才比较次高位，直至最后比较结束。第28页，课件共105页，创作于2023年2月2.介绍CC14585：CC14585是一个典型的四位比较器：当数码A3A2A1A0>B3B2B1B0时，Y(A>B)为1，其它两端为0当数码A3A2A1A0<B3B2B1B0时，Y(A<B)为1，其它两端为0当数码A3A2A1A0=B3B2B1B0时，Y(A=B)为1，其它两端为0I(A<B),I(A=B),I(A>B)三个控制输入端，为扩展端，提供各集成片间的级联。CC14585的I(A>B)始终接高电平；低位片的YA<B接高位片的I(A<B)；低位片的YA=B接高位片的I(A=B)。第29页，课件共105页，创作于2023年2月四位数值比较器电路，供参考一位数值比较器电路第30页，课件共105页，创作于2023年2月用CC14585扩展成8位数值比较器第31页，课件共105页，创作于2023年2月3.4.5编码器一、编码器的基本概念及工作原理编码——将某种代码或电位信号转换成二进制代码的过程。编码器：能够实现编码功能的数字电路称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:

2n≥N

第32页，课件共105页，创作于2023年2月将输入信号变成二进制代码的电路称为二进制编码器。即：对应一个输入信号，输出相应的二进制代码。

普通二进制编码器的特点是：任何时刻只允许输入一个待编码信号，否则输出将发生混乱。常见的编码器有8线-3线（有8个输入端，3个输出端），16线—4线（16个输入端，4个输出端）等等。二、二进制普通编码器1、设计一个8线-3线编码器输入：8个需进行编码的信号I0～I7；输出：用来进行编码的3位二进制代码

Y0，Y1，Y2。第33页，课件共105页，创作于2023年2月电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这些输入变量为一组互相排斥的变量。有如下约定：在这里，用000，001，010，…，111表示I0，I1，I2，…I7

，输入信号为1，表示有编码请求，请求是互斥的。根据上述要求和约定，我们来设计这个二进制编码器。第34页，课件共105页，创作于2023年2月首先，列出3位二进制编码器的真值表：第35页，课件共105页，创作于2023年2月其次，由真值表写出各输出的逻辑表达式为：（用了带约束项的逻辑函数化简）最后，用门电路实现逻辑电路：第36页，课件共105页，创作于2023年2月第37页，课件共105页，创作于2023年2月以上就是我们根据3位二进制普通编码器的功能要求设计出的编码器，由于它的输入为I0～I7八个信号，输出为Y0，Y1，Y2三个信号，所以把它叫做8线-3线编码器。2、对上述编码器的使用：假如我们要对I6这个信号进行二进制编码，那么只要在这个8线-3线编码器的I6端输入接高电平，其它输入端接低电平，此时输出端Y2，Y1，Y0高低电平信号值就表示了对I6进行编码的二进制代码。此处的I0，I1，…，I7代表了一个事件的八种状态。第38页，课件共105页，创作于2023年2月三、二－十进制编码器

二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（输入10个互斥的数码，输出4位二进制代码）。1、BCD码：常用的几种BCD码

8421码、5421码、2421码、余三码。2、10线－4线编码器第39页，课件共105页，创作于2023年2月例：设计一个8421BCD码编码器解：输入信号I0～I9代表0～9共10个十进制信号，输出信号为Y0～Y3相应的二进制代码。列编码表如右表所示：第40页，课件共105页，创作于2023年2月得到输出函数如下：第41页，课件共105页，创作于2023年2月画出逻辑电路图如下：第42页，课件共105页，创作于2023年2月第43页，课件共105页，创作于2023年2月四、二进制优先编码器

优先编码器允许n个输入端同时加上信号，但电路只对其中优先级别最高的信号进行编码。1、例：

电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。

解：

（１）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y1,Y2表示输出编码的高位和低位。只要优先级别高的信号存在，优先级别低的输入信号将不起作用。第44页，课件共105页，创作于2023年2月（２）列真值表

输入输出ABCY1Y2

1××01×001000110第45页，课件共105页，创作于2023年2月

（３）写逻辑表达式（４）画优先编码器逻辑图如图所示。图优先编码逻辑图第46页，课件共105页，创作于2023年2月2、3位二进制优先编码器的原理和设计输入和输出同3位二进制普通编码器。有如下约定：在这里，仍然用000，001，…，111表示I0，I1，…，I7，优先级别是：I7>I6>I5>I4>I3>I2>I1>I0。第47页，课件共105页，创作于2023年2月I7I6I5I4I3I2I1I0Y2Y1Y01X11101X110001X1010001X10000001X011000001X0100000001X00100000001000其次，根据真值表，得到输出函数的表达式：最后，根据输出函数的表达式，画出逻辑电路图。首先，列真值表。用输入信号为1表示有编码请求，否则相反。第48页，课件共105页，创作于2023年2月

如果要求输入、输出均为反变量，那么只需要在上述图中的每个输入端和输出端都加上反相器就可以了。第49页，课件共105页，创作于2023年2月3、常用集成编码器（1）74LS148

8线—3线优先编码器，它有八个输入端，输入编码为低电平“0”有效。

3个输出编码结果，为3位二进制反码。真值表见下页，根据真值表可知：

输入时，编码器正常工作，时，所有输出端为高电平。74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS第50页，课件共105页，创作于2023年2月输入使能端输入输出扩展使能输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×110010111111101110174LS148集成8线－3线优先编码器的真值表

第51页，课件共105页，创作于2023年2月输出为扩展端，当输入端有低电平信号输入，且S=1时，为低电平。因此，的低电平表示：电路工作，而且有编码输入（EWB符号中为GS）。输出为选通输出端，当所有输入为高电平，即没有编码输入且S=1时，才是低电平。因此，的低电平表示：电路工作，但无编码请求

(EWB符号中为EO）第52页，课件共105页，创作于2023年2月例：74LS148的级联试用两片74LS148扩展成16线-4线编码器，将16个低电平输入信号编为0000~1111，16个4位二进制代码，其中优先级最高，最低。解：按照优先级顺序的要求，只有均无输入信号时，才允许对的输入信号编码，因此只要把第一片“无编码信号输入”作为第二片的选通信号就行了。第53页，课件共105页，创作于2023年2月第54页，课件共105页，创作于2023年2月优先编码器74LS148的应用

74LS148编码器的应用是非常广泛的。例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。第55页，课件共105页，创作于2023年2月（2）74LS147

二—十进制优先编码器

0编码有效输出8421BCD反码

10线—4线（实为9线—4线）没有I0

端:当I9~I1全为1时，输出0000的反码111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3第56页，课件共105页，创作于2023年2月3.4.6译码器一．译码器的基本概念及工作原理译码：编码的逆过程，把输入的二进制代码翻译成所对应的控制信号和信息。译码器：实现译码功能的数字电路。有多个输入和多个输出的组合电路，当其输入有n位二进制代码时，输出有m个表示代码原意的信号。对应一组输入二进制代码，有且仅有一个输出为有效电平，其他输出均为相反电平。有效电平可以为“1”也可以为“0”。n和m的关系m≤2n,这样才能保证对应一组输入代码，有且仅有一个输出与之对应。第57页，课件共105页，创作于2023年2月二．二进制译码器输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）2线—4线译码器3线—8线译码器4线—16线译码器第58页，课件共105页，创作于2023年2月逻辑功能：将输入的每个代码分别译成高电平（或低电平）。二进制译码器1）真值表3）逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2

S为控制端（片选端、使能端）常用有：二进制译码器、二——十进制译码器、显示译码器。当S=0时，译码器工作；当S=1时，译码器禁止，所有的输出端均为0。输入输出A1A0Y3Y2Y1Y0

10

0011

0100010100001010001、2位二进制译码器：2）输出表达式A11A011S&Y3&Y2&Y1&Y0第59页，课件共105页，创作于2023年2月4）逻辑符号(2线—4线译码器)输出0有效的2线—4线译码器可用与非门构成，输出1有效5）常用集成2线—4线译码器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：双2线—4线译码器输出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式第60页，课件共105页，创作于2023年2月2.例：用与非门设计3线—8线译码器解：（1）列出译码表：第61页，课件共105页，创作于2023年2月（2）写出各输出函数表达式：看出什么奥妙了吗？！Y0：三变量的最小项m0Y1：三变量的最小项m1…Y7：三变量的最小项m7以后有什么简单的逻辑函数，都化成最小项之和，然后用译码器来构成该逻辑函数的电路图。第62页，课件共105页，创作于2023年2月（3）画出逻辑电路图：第63页，课件共105页，创作于2023年2月3、综上所述1）同理,四位二进制译码器为4线—16线译码器。2）二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。4、三位二进制译码器三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138。逻辑符号（输出0有效）：

A0~A2为输入端，译码状态下，其二进制编码0~7依次对应8个输出，它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0

S1、S2、S3是三个选通控制端，当控制端时，译码器处于工作状态；译码器禁止时，所有输出端都输出无效电平（高电平）。第64页，课件共105页，创作于2023年2月74LS138内部电路第65页，课件共105页，创作于2023年2月5、译码器的应用（1）实现逻辑函数由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例1：试用译码器和门电路实现逻辑函数：

第66页，课件共105页，创作于2023年2月Y0好像三变量的最小项m0Y1就是三变量的最小项m1…Y7就是三变量的最小项m73--8译码器输出：第67页，课件共105页，创作于2023年2月解：

①

将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m7=

②该函数有三个变量，所以选用3线—8线译码器74LS138。用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。第68页，课件共105页，创作于2023年2月第69页，课件共105页，创作于2023年2月（2）译码器的扩展G1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用两片74LS138扩展为4线—16线译码器

第70页，课件共105页，创作于2023年2月

当A3=0时，低位片74LS138(1)工作，对输入A3、A2、A1、A0进行译码，还原出Y0～Y7，而高位禁止工作；

当A3=1时，高位片74LS138(2)工作，还原出Y８～Y１5，而低位片禁止工作。第71页，课件共105页，创作于2023年2月三、显示译码器能直接驱动数字显示器或能同显示器配合使用的译码器称为显示译码器。常用的显示译码器能驱动七段数码管，即七段字符显示器。第72页，课件共105页，创作于2023年2月1．七段字符显示器七段字符显示器（七段数码管）是用七个发光二极管做成a,b,c,d,e,f,g七段，构成七段发光二极管（LED）显示器。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。（a）管脚排列图;(b)共阴极接线图;(c)共阳级接线图第73页，课件共105页，创作于2023年2月图3七段数字显示器发光段组合图第74页，课件共105页，创作于2023年2月2．七段显示译码器七段显示译码器是驱动上述七段显示器的专用译码器，它可以把输入的二-十进制代码转换成七段显示器所需的输入信息，以使七段显示器显示正确的数码。第75页，课件共105页，创作于2023年2月原理：如果在七段数码管上显示数字4，则需f,g,b,c为1，其它为0。十进制数字4对应的二进制代码为0100，即对译码器而言，当输入ABCD=0100时，译码输出应该是bcfg有效。该译码器的真值表第76页，课件共105页，创作于2023年2月适用于七段共阴极显示管的译码器集成电路有7448，74LS48等；适用于共阳极七段数码管显示器的译码器有7447，74LS47等。3．芯片介绍7447的管脚排列图（共阳极）A，B，C，D是译码器的输入信号；译码输出a~g：低电平有效（供共阳）；LT’：试灯信号输入，LT’=0且BI’=1时，

a~g全为低电平，七段同时亮。RBI’：灭0输入信号RBI’=0（LT’=1）时，不显示数码0。目的是为了能把不希望显示的0熄灭。BI’/RBO’：

(1)BI’熄灭信号输入：即当其有效（低电平)

时，a~g全1，使数码管不亮。

(2)RBO’灭0输出：即当RBI’=0时，

RBO’=0，表示译码器已将本来应该显示的零熄灭了。第77页，课件共105页，创作于2023年2月3.4.7数据选择器数据选择器的功能：在多个通道中，选择其中的某一路；或者多个信息中选择其中的某一个信息传送或加以处理。涉及到：怎么选择到其中的某一路，把这一路信号传出。编码器：输入为一个事件的某种状态，输出是对他的二进制编码。译码器：输入一个二进制码，输出对应的原意信号为有效。数据选择器：输入多个通道信号，在另一个输入称为地址的控制下，将该地址指向的通道信号传送给输出端。第78页，课件共105页，创作于2023年2月数据选择器类似于一个单刀多掷开关，例如：作用：通过开关K置于不同位置，S0~S3，而将不同路的数据D0~D3传送出去，D0~D3为数据输入端，S0~S3为选择（地址）输入端，输出：F=S0D0+S1D1+S2D2+S3D3第79页，课件共105页，创作于2023年2月一、4选1数据选择器设计（一）逻辑抽象1、输入、输出信号分析输入信号：4路数据，用D0，D1，D2，D3表示。输出信号：用Y表示，它可以是4路数据中的任意一路，究竟是哪一路，要由控制信号A1，A0决定。2、控制信号约定：令A1A0=00时，Y=D0A1A0=01时，Y=D1A1A0=10时，Y=D2A1A0=11时，Y=D33、真值表输入输出A1A0Y00D001D110D211D3第80页，课件共105页，创作于2023年2月（二）逻辑表达式（三）逻辑图A1，A0也叫地址码或地址控制信号。随着A1，A0取值不同，与或门中被打开的与门随之改变。第81页，课件共105页，创作于2023年2月二、集成数据选择器(MUX)74HC153是一个双4选1数据选择器这里以74LS151(八选一)为例：74LS151有3个地址输入端A2、A1、A0；可选择D7~D0一共8个数据源；具有两个互补输出端Y，；1个选通控制端（低电平有效）。MUXEN7654321020

1×××

00000001001000110100010101100111

Y

A2A1A0输出输入01第82页，课件共105页，创作于2023年2月三、数据选择器的扩展1、输出扩展上面讨论的是1位二进制数据选择器，如果需要选择多位二进制（一组）时，可由几个1位数据选择器并联组成，即将它们的使能控制端联在一起，相应的地址输入端联在一起。2、输入扩展：由8选1组成16选1、24选1….如果将数据选择器的使能端作为地址输入，可以将两片74LS151连接成一个16选1的数据选择器。第83页，课件共105页，创作于2023年2月例：将两片74LS151连接成一个十六选一的数据选择器。解：十六选一的数据选择器的地址输入端有四位，最高位A3的输入可以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入端由两片74LS151的地址输入端相连而成，连接图如下图所示。当A3＝0时，由下图可知，低位片74LS151工作，A3A2A1A0选择数据D0~D7输出；A3＝1时，高位片工作，选择D8~D15进行输出。

第84页，课件共105页，创作于2023年2月四、用数据选择器实现组合逻辑函数（一）基本原理和步骤原理：1.数据选择器输出信号逻辑表达式的一般形式；(如右)2.数据选择器输出信号逻辑表达式的主要特点：a.具有标准与或表达式的形式；b.提供了地址变量的全部最小项；c.一般情况下，Di可以当成一个变量处理（取值为原变量、反变量、0或1）；d.受选通（使能）信号控制，当时有效，时，Y=0。3.组合逻辑函数的标准表达式：最小项之和的标准式。第85页，课件共105页，创作于2023年2月基本步骤1.确定应选用的数据选择器：根据n=k-1选择型号，n是选择器地址码的位数，k是函数变量个数。2.写逻辑表达式：标准与或式和选择器输出信号的表达式。3.求数据选择器输入变量的表达式。4.画连线图。（二）应用举例例：画出用数据选择器实现函数F=AB+BC+AC的连线图.解：1.选择数据选择器

n=k-1=3-1=2,选：4选1数据选择器74LS153。2.写标准与或式F=AB+BC+AC=ABC+ABC’+A’BC+AB’C4选1数据选择器Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D33.选择器输入变量的表达式第86页，课件共105页，创作于2023年2月a.函数按A，B，C顺序排列b.函数按B，C，A顺序排列c.函数按A，C，B顺序排列第87页，课件共105页，创作于2023年2月4.画连线图按降C排列第88页，课件共105页，创作于2023年2月3.4.8数据分配器数据分配器：能够将一个输入数据，根据需要传送到m个输出端的其中任何一个进行输出的电路，也叫多路分配器，功能和数据选择器相反。（发牌）一、1路-4路数据分配器：（一）逻辑抽象：输入信号：1路输入数据，用D表示；

2个输入控制信号，A0，A1表示；输出信号：4个数据输出端，用Y0，Y1，Y2，Y3表示。第89页，课件共105页，创作于2023年2月选择控制信号A1，A0状态约定当A1A0=00时，选中输出端Y0当A1A0=01时，选中输出端Y1当A1A0=10时，选中输出端Y2当A1A0=11时，选中输出端Y3真值表如下：DA1A0Y0Y1Y2Y3D00D000D010D00D1000D0D11000D逻辑表达式及逻辑图第90页，课件共105页，创作于2023年2月一、译码器的应用1、用译码器作数据分配器例如用2线—4线译码器作数据分配器：A1A0端：地址码输入端S端：数据D的输入端Y3~Y0：数据输出端把数据D=1010依次加在S端，10111110111011111100011011A1A0地址码

输出Y2=DY0=DY1010例如：令地址码A1A0=10

结果只有Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D3.5用中规模集成电路实现组合逻辑函数第91页，课件共105页，创作于2023年2月2、用译码器产生任意逻辑函数n线—2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤：2）注意：控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应；

所用译码器输出1有效时，输出端应附加或门；

把原函数化为最小项之和形式；根据函数的变量数n，确定用n线——2n线译码器；所用译码器输出0有效时，输出端应附加与非门。第92页，课件共105页，创作于2023年2月假设用图示输出1有效的3线—8线译码器产生此函数，则应将Z式变为如下形式：如果用输出0有效的3线—8线译码器74LS138产生此函数，例1：用译码器产生Z=ABC+AB解：≥1ZABC1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC=m0+m6+m7

Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZABC1&第93页，课件共105页，创作于2023年2月例2：用一片74LS138实现 1位全加器的逻辑功能连接线路如图。例3：用1片74LS139实现

1位全加器的逻辑功能。先将双2线—4线连接成3线—8线译码器，再产生题示逻辑功能。已知1位全加器的逻辑表达式为74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S2&&1ABCISCO第94页，课件共105页，创作于2023年2月二、数据选择器的应用具有n位地址码的数据选择器，可以产生不多于n+1个变量的任意逻辑函数。解：四选一数据选择器的输出表达式为：例：

用四选一数据选择器产生三变量的

逻辑函数

Z=ABC+ABC+ABY=A1A0D0+A1A0D1+A1A0D2

+A1A0D3将Z式写成与Y式完全对应的形式：对照Z式与Y式知，只要令：Z=根据替代关系连接线路A1A0D3D2D1D0SYABC+AB•0+ABC+AB•1ABC11ZA1=A，A0=B，D0=C，D1=0，D2=C，D3=1数据选择器的输出函数就是前式所表示的逻辑函数第95页，课件共105页，创作于2023年2月三、加法器的应用加法器常用来进行代码转换用一片74LS83把8421BCD码转换成余3码。解：余3码=8421BCD+0011余3码8421BCD码用一片74LS83,附加必要的门电路将8421BCD码转换成2421BCD码。设计过程见下页所以：如图连接即可。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO0011

修正值例1：例2：第96页，课件共105页，创作于2023年2月2、修正电路的设计

1、真值表（设计一览表）74LS83的输入74LS83的输出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3S2S1S0000000010010001101000101011001111000100100000001001000110100101111001101111011110000000000000000000001100110011001100110观察修正值可知：B3=0；B0=0；B2=B1=（A3A2A1A0）（A3A2A1A0）m5+m6+m7+m8+m9约束项：m10+m11+m12+m13+m14+m15=0解：第97页，课件共105页，创作于2023年2月3、修正电路输出逻辑表达式已知:B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14+m15=08421BCD码修正值2421BCD码≥1&B2=B1=A3