第1章-EDA技术概述课件

电子设计自动化Tel：E-mail：cbf@课程主要内容EDA开发的流程及相关概念了解可编程逻辑器件的结构及EDA开发流程怎样对器件编程（重点）熟练掌握一种EDA软件的使用方法（工具）以Altera公司的MaxPlusII为例掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件VHDL教学安排（电子）理论教学（48学时）上机实践（24学时）考核方式平时作业成绩10%小测验成绩15%实验成绩15%理论笔试60%EDA学习的几点建议

做好计划，没有成功的计划就是计划失败重视实验环节，多读和多写程序作业和上机题目独立完成课堂建议

关闭一切响闹装置（手机、各类播放器等）；有事请事先请假；课堂纪律希望得到大家的配合。第1章EDA技术概述1.1

EDA技术及其发展概况1.2

可编程ASIC设计技术1.3PLD简介 1.4EDA设计简介1.1EDA技术及其发展概况电子电路数字电路A/D、D/A模拟电路CPLD/FPGA、CPUDSPispPAC晶片化晶片化晶片化电子电路之演进1．EDA技术的发展历程

1）CAD阶段--图形绘制2）CAE阶段--电路功能设计和结构设计3）EDA阶段--“自顶向下”、“并行工程”2．EDA技术的概念与特点狭义的EDA：广义的EDA：大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。狭义的EDA，计算机辅助分析CAA技术（如PSPICE，EWB，MATLAB等），印刷电路板计算机辅助设计PCB-CAD技术（如PROTEL，ORCAD等）。EDA技术特点：用软件的方式设计硬件具有开放式的设计环境设计过程中可仿真系统可现场编程，在线升级集成度高，体积小、功耗低、可靠性高。适合分工设计，团体协作标准语言，移植性好，效率高3．EDA技术的主要内容

（1）大规模可编程逻辑器件：大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体；（2）硬件描述语言：硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段；（3）软件开发工具：软件开发工具是利用EDA技术进行电子系统设计的智能化的自动化设计工具；（4）实验开发系统：实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。4．EDA技术的发展趋势超大规模集成电路的集成度和工艺水平不断提高，深亚微米工艺（如0.13um、90nm）日益成熟工艺线宽的不断减小，半导体材料上的寄生效应不能被忽略，对EDA工具提出了更高要求EDA工具和IP核应用更为广泛EDA工具不断发展，为嵌入式系统设计提供功能强大的开发环境计算机硬件平台的发展，为复杂的SoC设计提供了物理基础1.2可编程ASIC设计技术 ASIC(ApplicationSpecificIntegratedCircuits)直译为“专用集成电路”，与通用集成电路相比，它是面向专门用途的电路，以此区别于标准逻辑(StandardLogic)、通用存储器、通用微处理器等电路。ASIC是相对于通用集成电路而言的，两者并无明显界限。 与通用集成电路相比，ASIC在构成电子系统时具有以下几个方面的优越性： (1)提高了产品的可靠性。用ASIC芯片进行系统集成后，外部连线减少，为调试和维修带来极大的方便，系统可靠性明显提高。 (2)易于获得高性能。ASIC针对专门的用途而特别设计，它是系统设计、电路设计和工艺设计的紧密结合，这种一体化的设计有利于得到前所未有的高性能系统。 (3)可增强产品的保密性和竞争力。电子产品中的ASIC芯片对用户来说相当于一个“黑盒子”。(4)在大批量应用时，可显著降低产品的综合成本。用ASIC来设计和生产产品大幅度减少了印刷电路板面积及其他元器件数量，降低了装配调试费用。(5)提高了产品的工作速度。(6)缩小了体积，减轻了重量，降低了功耗。ASIC分类按功能的不同可分为数字ASIC、模拟ASIC和微波ASIC。按使用材料的不同可分为硅ASIC和砷化镓ASIC。一般来说，数字、模拟ASIC主要采用硅材料，微波ASIC主要采用砷化镓材料。硅ASIC，按制造工艺不同，分为MOS型、双极型和BiCMOS型。砷化镓具有高速、抗辐射能力强、寄生电容小和工作温度范围宽等优点，在移动通信、卫星通信等方面得到广泛应用。ASIC分类按照设计方法的不同，ASIC可分为全定制、半定制、可编程逻辑器件法。全定制法是一种基于晶体管级的设计方法，对于某些性能要求很高、批量较大的芯片，一般采用全定制法设计，用全定制法设计时须采用最佳的随机逻辑网络，且每个单元都必须精心设计，另外还要精心地布局布线，将芯片设计得最紧凑，以期实现速度快、面积利用率高、功耗低等的最优性能。半定制法是一种约束性设计方法。约束的目的是简化设计、缩短设计周期、提高芯片成品率。可编程逻辑器件法通过EDA工具软件对器件进行功能配置，实现用户的专用要求。

很多产品的产量不大或者不允许设计时间过长，为了争取时间和市场。Questions:对芯片面积或性能作出牺牲，并尽可能采用已有的、规则结构的版图。采用半定制法，先用最短的时间设计出芯片，在占领市场的过程中再予以改进，进行二次开发。Answers:因此半定制与全定制两种设计方式的优缺点是互补的，设计人员可根据不同的要求选择合适的设计方法。 复杂可编程逻辑器件是ASIC的一个重要分支，它是一种已完成了全部工艺制造，可直接从市场上购得的产品，用户只要对它编程就可实现所需要的电路功能，所以称它为可编程ASIC。 以上介绍的两类ASIC芯片都必须到IC厂家去加工制造才能完成，而采用可编程逻辑器件，设计人员在实验室即可设计和制造出芯片，而且可反复编程，修改错误，这就大大地方便了设计者。Questions&answers谈谈你对EDA的认识。 现在EDA已被理解为一个整体的概念，即电子系统设计自动化。 EDA技术最终实现目标是完成专用集成电路的设计和实现（ASIC）。PLD—ProgrammableLogicDevices大规模集成电路，集成了大量的门电路和触发器，用户可编程构成所需电路。清华大学电机系唐庆玉2003年11月15日编优点：（1）节省集成芯片的数量节省电路板面积，节省电耗，减少产品体积，降低成本（2）电路保密，不易被他人仿造1.3PLD简介一、PLD的发展历程20世纪70年代，熔丝编程的PROM和PLA器件是最早的PLD；20世纪70年代末，对PLA改进，AMD公司推出PAL器件；20世纪80年代初，Lattice公司发明电可擦写的、比PAL更灵活的GAL器件；20世纪80年代中期，Xilinx公司提出现场可编程概念，生产出第一片FPGA器件；同一时期，Altera公司推出EPLD器件，较GAL有更高的集成度，可用紫外线或电擦除；20世纪80年代末，Lattice公司提出isp技术，推出了CPLD器件；20世纪90年代，器件的集成度更高，达数百万门，并出现了内嵌复杂功能模块的SoC。二、可编程逻辑器件的分类1、从结构上分乘积项结构器件（CPLD）查找表结构器件（FPGA）与或阵列结构（SPLD）2、按集成密度分可编程逻辑器件SPLDHDPLDGALPALPLAPROMCPLDFPGA3、按编程工艺分（1）熔丝（Fuse）型器件,早期的PROM采用此结构；（2）反熔丝（Antifuse）型器件，Actel公司的FPGA采用此结构；（3）EPROM（ErasablePROM，紫外线擦除的PROM）（4）EEPROM（ElectricErasablePROM，电擦除的PROM）或写成E2PROM（5）SRAM掉电需重新配置，大部分FPGA采用此工艺（6）Flash型掉电后不需要重新配置OTP器件OneTimeProgramming三、可编程逻辑器件的基本结构基本PLD器件的原理结构图1、PLD电路的表示方法及有关符号可编程逻辑器件有一个相同的基本结构，其核心由与阵列和或阵列构成。由于阵列规模一般远大于普通电路，用传统的器件符号已不能满足PLD原理图的需要，因此在PLD中,有关器件有其专门的表示方法。常用逻辑门符号与国际逻辑门符号的对照&≥11&≥1=1与或非与非或非异或电路符号表示（1）PLD缓冲器表示法为了使输入信号具有足够的驱动能力并产生原码和反码两个互补的信号，PLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，如图所示。图中B=A，C=A。PLD输入缓冲器电路（2）PLD与门表示法图1-4(a)、(b)所示分别为一个四输入与门的习惯表示法和PLD表示法，图中Y=A·B·C·D若有逻辑表达式Y=A·A·B·B，则显然此时D恒为电平“0”，PLD对此有专门的简化表示法，如图1-4(c)、(d)所示。

图1-4与门表示法（3）或门表示法图1-5所示为一个三输入或门的习惯表示法和PLD表示法，图中D=A+B+C。

（4）PLD连接的表示法图1-6所示为PLD中阵列交叉点上三种连接方式的表示法。其中，交叉处为“·”的表示纵、横两线固定连接，不能通过“编程”手段使其断开；交叉处为“×”的表示该处为可编程连接，即通过“编程”可使该处断开；交叉处无任何符号的表示纵、横不连接。图1-5或门表示法图1-6PLD连接表示法2、与-或阵列“与-或阵列”是PLD器件中最基本的结构，通过编程改变“与阵列”和“或阵列”的内部连接，就可以实现不同的逻辑功能。依据可编程的部位可将SPLD器件分为可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL等4种最基本的类型，如表1-1所示。表1-14种SPLD器件的区别器件名与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态图1-7PROM示意图图1-8PLA示意图例1用PROM实现半加器半加器逻辑式F=AB+AB=ABC=ABFCA

B

如何用PROM实现全加器？例2用PROM实现三变量奇数校验电路A

B

CYABCY00000011010101101001101011001111真值表清华大学电机系唐庆玉2003年11月15日编PLA的内部结构及编程AND阵列可编程OR阵列可编程O2O1O0I2I1I0输出输入例3用PLA实现三八译码器A2A1A0000仅=0Y0001仅=0Y1111仅=0Y7输出三八译码器真值表……A2A1A0Y0Y1Y7A2A1A0A2A1A0清华大学电机系唐庆玉2003年11月15日编PAL的内部结构及编程（专用输出结构型）AND阵列可编程OR阵列固定输出0输入O0I2I1I0O1输出1实现组合逻辑电路（GAL结构类似）例4：写出PAL（GAL）阵列输出X的表达式英文教材《数字电子技术》习题选编清华大学电机系唐庆玉2002年9月16日XABCCBA××××××××将此式化简例5：Y=ABC，用PAL（GAL）阵列实现该式。英文教材《数字电子技术》习题选编清华大学电机系唐庆玉2002年9月16日XACB××××××××××××清华大学电机系唐庆玉2003年11月15日编PAL的内部结构及编程（寄存器输出结构型）功能：可编程组成记忆、计数、移位、寄存等时序逻辑电路I2I1I0反馈信号CLKOE输出使能三态输出DQQDQQ8输入8输出固定（GAL结构类似）例6用PAL（或GAL）组成二位加法器CLKFBFA

000101210311400状态方程作业（补充）：1、如何用PROM实现全加器？2、如何用PAL(或GAL)实现二位减法器？3、CPLD简介MAX7000S的结构图CPLD的性能特点：（1）CPLD内部资源丰富，集成度高，且逻辑结构灵活多样。（2）采用CMOSEPROM、EEPROM、闪速存储器等编程技术，可多次编程、改写和擦除。（3）可预测时间延时，容易消除竞争冒险等现象。（4）在系统编程能力。（5）多个加密位，杜绝编程数据的非法抄袭。4、FPGA简介FPGA具有四种可编程资源：位于芯片中央的可编程功能单元；位于芯片四周的可编程I/O引脚；分布在芯片各处的可编程布线资源；片内存储块RAM。FPGA的性能特点（1）FPGA内部资源丰富，集成度高，且逻辑结构最为灵活，CLB、IOB、ICR均可编程，提供强有力的组合函数发生器，可实现多个变量的任意逻辑，可满足各种各样的数字电路系统的设计。（2）采用SRAM编程技术，高密度、高速度、高可靠性、低功耗。但在使用时需对其进行数据配置，配置完成后，FPGA才可完成设计要求的逻辑功能，若断电，FPGA中的配置数据自动丢失。（3）内部时间延时与器件结构和逻辑连接等有关，因此传输时延不可预测。1.4EDA设计简介1、设计流程系统分解单元设计功能块划分子系统设计系统总成Bottom-up行为设计结构设计逻辑设计电路设计版图设计Top-down2、设计方式3、HDL对FPGA/CPLD开发来说，比较常用和流行的HDL主要有VHDL、VerilogHDL、SystemVerilog、SystemC和AHDL等。 其中VHDL、VerilogHDL在EDA设计中使用最多，几乎所有的主流EDA工具均支持。VHDL(Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage)

*1983年由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 *1987年成为ANSI/IEEE（TheInstituteofElectricalandElectronicsEngineers）的标准（IEEESTD1076-1987）。 *1993年更进一步修订，变得更加完备，成