福建师范大学23春“电子信息工程”《EDA技术》考试历年高频难、易错点试题甄选答案附答案

长风破浪会有时，直挂云帆济沧海。福建师范大学23春“电子信息工程”《EDA技术》考试历年高频难、易错点试题甄选答案附答案（图片大小可自由调整）第I卷一.综合考核(共15题)1.CAD是ComputerAidedDesign，计算机辅助设计的缩写。()A.正确B.错误2.数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。()A.正确B.错误3.PROM(ProgrammableReadOnlyMemory)，可编程只读存储器的缩写。()A.正确B.错误4.下面哪些是专业提供PLD器件厂商()。A.XilinxB.AlteraC.LatticeD.Micsoftware5.目前在数字系统的设计中，主要采用Bottom-UP设计为主。()A.正确B.错误6.SOC是指把一个完整的系统集成在一个芯片上。()A.正确B.错误7.FPGA是FieldProgrammableGateArray，现场可编程门阵列的缩写。()A.正确B.错误8.采用原理图方式的数字设计的可重用性、可移植要差一些。()A.正确B.错误9.仿真是EDA的精髓所在。()A.正确B.错误10.基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段()。A.设计输入B.综合C.布局布线D.仿真和编程11.PLD是一种全定制器件。()A.正确B.错误12.把适配后生成的编程文件装入到PLD器件中的过程称为下载。()A.正确B.错误13.IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。()A.正确B.错误14.VerilogHDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。()A.正确B.错误15.目前常用的硬件描述语言为：VerilogHDL和VHDL。()A.正确B.错误第II卷一.综合考核(共15题)1.状态机常用的编码方式有()。A.顺序编码B.格雷编码C.约翰逊编码D.一位热码2.PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。()A.正确B.错误3.VerilogHDL中的变量一般分为两种数据类型：net型和variable型。()A.正确B.错误4.VerilogHDL不支持逻辑运算符。()A.正确B.错误5.时序仿真也叫后仿真。()A.正确B.错误6.仿真器按对设计语言的不同处理方式分为两类：编译型仿真器和解释型仿真器。()A.正确B.错误7.ASIC电路特点描述正确的是()。A.周期长B.投入高C.功耗低D.省面积8.VerilogHDL支持赋值语句。()A.正确B.错误9.HDL是一种用文本形式来描述和设计电路的语言。()A.正确B.错误10.SRAM是指静态存储器。()A.正确B.错误11.Verilog语言即适合可综合的电路设计，也可胜任电路与系统的仿真。()A.正确B.错误12.常用的综合工具有哪些()。A.FPGAExpressB.FPGAcompilerC.SynplifyPro13.ASIC是专用集成电路的缩写。()A.正确B.错误14.仿真分为功能仿真和时序仿真。()A.正确B.错误15.有限状态机的复位分为两种：同步复位和异步复位。()A.正确B.错误第I卷参考答案一.综合考核1.参考答案：A2.参考答案：A3.参考答案：A4.参考答案：ABC5.参考答案：B6.参考答案：A7.参考答案：A8.参考答案：A9.参考答案：A10.参考答案：ABCD11.参考答案：B12.参考答案：A13.参考答案：A14.参考答案：A15.参考答案：A第II卷参考答案一.综合考核1.参考答案：ABCD2.参考答案：A3.参考答案：A4.参考答案：B5.参考答案：A6