M序列原理及其verilog实现_第1页
M序列原理及其verilog实现_第2页
M序列原理及其verilog实现_第3页
M序列原理及其verilog实现_第4页
M序列原理及其verilog实现_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

M序列原理及其verilog实现可以开初确立而且可以重复实现的序列称为确立序列;既不可以开初确立又不可以重复实现的序列称为随机序列;不可以开初确立但可以重复实现的序列称为伪随机序列.C=10nCz1/z1/z图1。线性反应移位存放器原理框图CCn=1nn输出1010ci=1表示此线接通(参加反应),ci=0表示此线断开。因为反应的存在,移存器的输入端受控地输入信号。移位若干次后,必定能重复出现前某一状态,此后的过程便循环往复了。反应线地点不一样样将出现不一样样周期ci构造。此刻将它用以下方程表示:()2????x三。本源多项式 (5)二值自有关特点:码位数越长越凑近于随机噪声的自有关特点。“1"utwireshift_reg[7]<=(shift_reg[0]&POLY[7])^hiftregPOLY (shift_reg[2]&POLY[5]) shiftregPOLY (shift_reg[6]&POL

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论