数字交换与交换机

数字交换与交换机第1页，课件共74页，创作于2023年2月2.4数字交换原理与数字交换网络数字交换网络的基本功能：数字交换网络不仅能对空间线路（母线）进行交换，还要在不同时隙之间进行交换（时隙交换）。DSNTS5TS18第2页，课件共74页，创作于2023年2月数字程控电路交换机，用户信号以8bit的字节流表示，125us为一帧，时分复用接入数字交换网络单元。数字交换网络的作用，完成用户数字信号的时隙交换，通过交换通信双方所占时隙号来实现信息互通。数字交换网络，可采用共享存储器方式、公共时分总线方式实现电路接续交换。第3页，课件共74页，创作于2023年2月2.4.1基本交换单元1、共享存储器型时分交换单元（时间接线器）多个用户的数字话音信号以串行时分复用总线方式接到交换单元，各个用户占用固定的时隙。交换单元，按一定规律将流入的数据以时隙为单位存放在公共存储器的单元中，随后再按照交换的需要分时从指定单元读出数据，并送给相关用户（时隙）。电路交换为同步操作模式，各用户数据信号以125us时间间隔周期地被写入和读出。第4页，课件共74页，创作于2023年2月2、时间接线器（T-接线器）类型

时间接线器(Timeswitch)是用于同步时分复用信号交换的共享存储器型交换单元，简称T接线器。功能:是完成一条时分复用线上时隙的交换。组成：话音存储器（SM-Speech

Memory）控制存储器（CM-Control

Memory）类型：按工作方式分类顺序写入，控制读出（或输出控制）控制写入，顺序读出（或输入控制）第5页，课件共74页，创作于2023年2月顺序写入、控制读出的T接线器的结构示意图A•••AAWR8•••2•••WRSMCM210定时脉冲处理机时钟TS2TS8*

在CLK2时刻，A顺序写入到SM的第2号单元。*

在CLK

8

时刻，CM读出第8号单元的数据2，2选中SM的第2号单元，A被读出。以TS2→TS8的实现，介绍T接线器的工作原理。*

要实现TS2→TS8的交换，首先要由处理机在CM的8号单元写入2。输入时隙号输入时隙号输出时隙号第6页，课件共74页，创作于2023年2月控制写入、顺序读出的T接线器的结构示意图•••A•••AAWR2•••8•••WRSMCM8定时脉冲处理机时钟TS2TS8*

在CLK8时刻，SM第8号单元中的A被顺序读出。*在CLK2时刻，CM读出第2号单元的数据8，

8选中SM的第8号单元，A被写入SM的第8号单元。*要实现TS2→TS8的交换，首先要由处理机在CM的2号单元写入8。输出时隙号输入时隙号输出时隙号第7页，课件共74页，创作于2023年2月3、工作原理：

顺写控读的T接线器PCM入线上各时隙的话音信号在定时脉冲的控制下按时隙号顺序地写入到话音存储器，然后在控制存储器的控制下读出到指定的时隙上。

控写顺读的T接线器PCM入线上的各时隙的话音信号在控制存储器CM的控制下写入到话音存储器的指定存储单元，然后在定时脉冲的控制下顺序读出。

T接线器的CM是按控制写入顺序读出的方式工作，原理与S接线器的CM相同。定时脉冲由环形计数器输出，输出数据值与时隙时刻值相等。第8页，课件共74页，创作于2023年2月

备注:顺写控读的T接线器中，定时脉冲作为SM写入数据时存储单元的地址，控制存储器CM的输出数据作为SM读出数据时存储单元的地址。

说明:SM的读写是在同一时隙完成，但读和写不能同时进行，需要将时隙一分为二或一分为三，分别进行读和写，前半时隙进行写操作，后半时隙读操作。

T型接线器的输入时隙数和输出时隙数可以不等。如:控写顺读时，输入时隙可以比输出时隙多，顺写控读则反过来。第9页，课件共74页，创作于2023年2月问题T接线器的话音存储器(SM)和控制存储器(CM)的单元数量及字长如何确定。SM---暂存数字化的语音信息单元数量=复用度（母线上一帧的时隙数）字长=8bitCM---存储处理机的命令字单元数量=复用度字长:由SM地址数量决定设:CM每个单元的比特数(字长)为n，SM的单元数量为N(复用度)，则2n=N第10页，课件共74页，创作于2023年2月课堂练习:

利用T接线器的两种控制方式，完成基群母线上如下交换。TS24TS5(话音信息为A)TS25TS6(话音信息为B)TS26TS7(话音信息为C)第11页，课件共74页，创作于2023年2月三、复用器/分路器

为提高DSN的工作效率，DSN的输入、输出母线为高度复用。则在DSN的输入/输出侧要加上复用器/分路器。DSN分路器HW’0HW’1HW’2HW’n复用器HW0HW2HW1HWnITS（号）ITS’（号）HHW上行母线下行母线第12页，课件共74页，创作于2023年2月1、复用器*放在DSN的输入侧*作用：将多条低速母线（HW）复用成一条高速母线（HHW）*完成串并转换工作。HHW由8条传输线组成。 语音信号抽样值:8bit

HHW为8条并行线组成（D7～D0）如图所示第13页，课件共74页，创作于2023年2月复用器HW1HW0HWn…HHW复用器HW0HW1HWnD0D1D7...…等效于：第14页，课件共74页，创作于2023年2月﹡输入/输出信号波形图D0D7D0D7TS1D7D0HW0HWnHW1输入波形图TS0D0D7D0D7D0D7第15页，课件共74页，创作于2023年2月输出波形图D0D1D7HW0HWnTS0HW0HWnTS1HW1HW11TS第16页，课件共74页，创作于2023年2月2、分路器*放在DSN的输出侧*将完成交换的高速母线（HHW）分成多条低速母线（HW）。*完成并串转换如图所示：HHW分路器…HW’0HW’1HW’n第17页，课件共74页，创作于2023年2月时隙变换关系计算方法：复用器 若输入母线每帧32TS

复用后每帧包含（n+1）×32个时隙

HHWTS号＝（n+1）×TS号+HW号 如图举例：第18页，课件共74页，创作于2023年2月ABC复用器HW0HW1HW2HW3TS2TS18TS30CBAC:4*2+1=9B:4*18+2=74A:4*30+3=123HHWTS123TS74TS9复用器时隙变换关系计算举例：第19页，课件共74页，创作于2023年2月分路器

HHWTS号＝（n+1）TS号+HW’号 举例：HHWTS号＝50 n+1＝16 50÷16＝商3余2

被除数HHWTS号；除数n+1；商是TS号；余数是HW号第20页，课件共74页，创作于2023年2月分路器HW’0HW’1HW’2HW’15HHWATS50ATS3第21页，课件共74页，创作于2023年2月两个概念上行母线：接入复用器进入DSN参与交换的PCM基群母线。下行母线：经DSN参与交换后从分路器引出的PCM基群母线。第22页，课件共74页，创作于2023年2月课堂练习:

已知16条(HW0~HW15)PCM母线，接入复用器，试求:1.复用后高速母线上一帧时隙数(复用度)。2.高速母线由多少条传输线组成。3.HW2

TS18、HW6TS14复用后时隙数。第23页，课件共74页，创作于2023年2月共享存储器型时分交换单元

这是一个顺序写入控制读出结构，时序电路按总线序号将同一时隙各总线上的数据并行写入到相邻的对应存储单元中。控制存储器内容写入由处理机按照连接需求操作，单元号对应数据接收方时隙序号，内容指示发方时隙序号。控存读出由时钟顺序控制。第24页，课件共74页，创作于2023年2月共享存储器型时分交换单元

这是一个控制写入、顺序读出方式交换单元结构，话音存储器的写入地址由控制存储器提供，话音数据读出采用时钟顺序计数方式。第25页，课件共74页，创作于2023年2月2.4.2具体交换单元介绍一、空间接线器（spaceswitch）空间接线器用来完成不同复用线之间的交换，而不改变时隙的位置，可简称为S接线器，主要用于同步时分复用信号的交换。1、结构

组成交叉矩阵（交叉点阵）控制存储器第26页，课件共74页，创作于2023年2月类型：两种工作方式对应两种类型输入控制：控制存储器对交叉矩阵的入线进行控制，一条入线配一个控制存储器输出控制：控制存储器对交叉矩阵的出线进行控制，一条出线配一个控制存储器第27页，课件共74页，创作于2023年2月

TS2TS1TS0PCM出线

TS0

TS2

TS1

0

1

2

3

PCM入线

1

3

2

CM0

（a）输入控制方式

0

1

2

31

CM1CM2CM3

0

12

3S(4x4)*入线上有多少个时隙，CM控制存储器就有多少个存储单元。存储单元的地址码与时隙号一一对应。*存储单元的内容表示该时隙应接通的出线号。*CM控写顺读、写入内容来自

CPU的选路控制。出线号第28页，课件共74页，创作于2023年2月

PCM入线PCM出线

0

1

2

3

1

3

0

（b）输出控制方式

0

1

2

3

CM3CM2CM1CM0S(4x4)0

1231入线号TS2TS1TS0TS0TS1TS2第29页，课件共74页，创作于2023年2月问题S接线器的CM的数量、单元数、字长及内容如何确定。CM数量=入（出）线数CM单元数=入（出）线的复用度CM字长（每个单元所含的比特数）:决定于入（出）线数。CM内容:由控制方式决定。第30页，课件共74页，创作于2023年2月2、S接线器的交叉矩阵8选一（1）PCM1选通B0B1B2来自控制存储器18选一（0）PCM0选通B0B1B2来自控制存储器08选一（7）PCM7选通B0B1B2来自控制存储器7PCM0PCM1PCM7该交叉矩阵是什么控制方式？输入控制方式第31页，课件共74页，创作于2023年2月8-1(0)8-1(7)8-1(1)选通自CM0自CM7自CM1071输出70输入●●●●电子交叉接点矩阵的组成选通选通B0~

B2B0~

B2B0~

B2第32页，课件共74页，创作于2023年2月控制存储器（RAM）锁存器

锁存器

来自CPU比较·R/W写命令A0An-1

定时脉冲（形成写入地址）CP

B0Bn-1●●3、S接线器的控制存储器当CP、比较值、写命令三者同时为1时，R/W=0，进行写操作当CP、比较值、写命令三者之一为0时，R/W=1，进行读操作CM的读出需要按时隙顺序地进行，CM的写入由处理机控制。DB0DBn-1AB0ABn-1R/W=CP•比较值•写命令第33页，课件共74页，创作于2023年2月*CP信号（时序脉冲，周期为时隙周期）*控制写入：在CP的前半周期，且写命令有效时，处理机提供的地址ABn-1～AB0在对应的时隙时刻到来时（ABn-1…AB0=An-1…A0，R/W=0）选中对应的存储单元，处理机过来的数据写入其中（CM的写入不是每个CP时刻进行，只在通路建立或释放时进行）。*顺序读出：在CP的后半周期，CP=0，则R/W=1，定时脉冲为CM的读出地址，控制CM中的内容顺序读出至Bn-1～B0线。后半周期前半周期第34页，课件共74页，创作于2023年2月2.空分型交换单元（空间（S）接线器）

由空分选择开关和控制存储器组成，输入控制方式的选择开关为一选多（译码器），控制存储器按入线配置，内容指明在对应单元号的时隙期间打开通往对应出线的开关。第35页，课件共74页，创作于2023年2月2.空分型交换单元

同样由空分选择开关和控制存储器组成，输出控制方式的选择开关为多选一（选通器），控制存储器CM按出线配置，内容指明在对应单元号的时隙期间选择对应入线接通出线。空分型交换单元只能完成不同总线之间同一时隙的数据交换，交换过程中不改变数据原占用的时隙，不能单独使用，作用是和时分交换单元配合以构成更大容量的DSN。如：TST或STS第36页，课件共74页，创作于2023年2月3.共享总线型时分交换单元

16个双向交换端口在时钟操作下，分时将流入的PCM数据和接收端口标识放在总线上，与标识匹配的端口接收数据、缓存，随后经TX转送给下一级。3.共享总线型时分交换单元第37页，课件共74页，创作于2023年2月(1)每片DSE由一块印刷电路板(SWCH)构成(2)包括16个双向交换端口(3)每个端口包括一个Rx端口,一个Tx端口(4)每个端口连2条PCMLink(5)各端口间有一组TDM总线(数据总线、端口总线、话路总线、控制总线等),完成端口间通信(6)一片DSE相当于一个512x512全利用度接线器第38页，课件共74页，创作于2023年2月DSE内部电路各模块作用

缓存和时序转发接收本时隙数据的端口地址。缓存和时序转发接收本时隙数据的信道地址。端口地址匹配比较，匹配时产生写信号将数据写入数据RAM。缓存数据，并按时序操作输出数据。第39页，课件共74页，创作于2023年2月DSE的交换工作原理

呼叫建立阶段，外围模块按接续要求产生通道选择字写入端口RAM和信道RAM，例如：端口3的TS10上数据要交换到端口9的TS20。数据交换阶段，端口RAM和信道RAM在时序操作下，自动将命令字按时序放在总线上。当收到的端口地址数据与本端口号符合时，则产生写信号并将总线上的信道地址数据写入到数据RAM的对应单元。在时序操作下，按序将各单元的数据读出。第40页，课件共74页，创作于2023年2月DSE命令字和数据表示格式DSE采用每时隙16比特宽度的数据格式，在PCM总线上传送话音数据和交换控制命令。第41页，课件共74页，创作于2023年2月2.4.2CLOS交换网络模型大型交换系统可达几十万用户端口，通常最大交换单元电路只能提供几千个端口的交换容量，因此，必须按某种拓扑结构将多个交换单元组成更大容量的交换网络。构建大型交换网络，须保证连接在网络上所有终端都能两两互通，合理安排结构以避免内部阻塞，还要保证用最少的元件以使代价最低。为解决大型网络的可靠性、可用性、低内部阻塞和低成本，通常利用数学方法来解决。第42页，课件共74页，创作于2023年2月1.多级交换网络按照开关理论，电路交换单元看作多入和多出的开关阵列，作用是为某一入线选一合适的出口。单个交换单元，容量受电子器件工作参数限制，并且内部控制复杂度随容量增大而急剧增加，较难实现更大容量。大容量交换网络，通常将多个单元电路组合起来，形成多级互通的交换网络。第43页，课件共74页，创作于2023年2月1.多级交换网络一个K级交换网络，其交换单元命名为第1、2、…、K级第0、1、…、m－1单元，且满足：所有入线都与第1级的不同交换单元连接；所有第1级单元都只与入线和第2级的不同单元连接；所有第2级单元都只与第1级单元和第3级单元连接；依此类推，所有第K级交换单元都只与第K－1级交换单元和出线连接。则称其为多级交换网络，或K级交换网络。一个交换网络的组织结构，可用拓扑图或连接函数进行表示。第44页，课件共74页，创作于2023年2月2.多级网络的内部阻塞内部阻塞，由于网络的内部连接方式引起的入出线之间不能建立连接的情形，即某一出线为空闲状态却不能被连接。在多级交换网络中，由于拓扑结构的不同安排，将会出现内部阻塞问题。第45页，课件共74页，创作于2023年2月2.多级网络的内部阻塞

第1级0号单元的0号入线与第2级0号单元1号出线已建立连接，第2级0号单元其他出线空闲。虽然第2级0号单元其他出线空闲，但第1级0号单元其他入线都不能与第2级0号单元其他出线建立连接，称这种情形为内部阻塞。第46页，课件共74页，创作于2023年2月无阻塞网络①严格无阻塞网络。不管网络处于何种状态，只要连接的起点和终点空闲，任何时刻都可在网络中建立一个连接，且不影响网络中已建立的其他连接。②可重排无阻塞网络。不管网络处于何种状态，只要连接的起点和终点空闲，任何时刻都可在网络中直接或者对已有连接重新选择路由来建立一个连接。③广义无阻塞网络。指一给定的网络存在着固有阻塞的可能，但也有可能存在着一种精巧的选路方法，使得所有的阻塞均可避免，而不必重新安排网络中已建立起来的连接。第47页，课件共74页，创作于2023年2月3.CLOS网络

人们寻求使用元件最少、又能满足阻塞要求，利用多级结构构造更大容量交换单元。CLOS于1953年在贝尔实验室构造了这个N×N无阻塞交换网络，其交叉点数增长的速度小于。

第48页，课件共74页，创作于2023年2月3级CLOS网络无阻塞条件CLOS利用数学归纳法从n＝2开始验证，最坏情形，中间级将会有(n－1)×2个交换单元被占用，中间级至少要有(n－1)×2＋1个交换单元，即m≥2n－1时可确保交换网络无阻塞。对于C(m,n,r)的CLOS网络，严格无阻塞条件是：

m≥2n－1。对于3级CLOS网络C(m,n,r)，当2n－1＞m≥n时，则称作是可重排无阻塞网络。第49页，课件共74页，创作于2023年2月3级可重排无阻塞CLOS网络

欲作如下交换连接

C1

C2

C3

C4第50页，课件共74页，创作于2023年2月3级可重排无阻塞CLOS网络

假定如图已建立了连接C1和C3，虽然出线端2空闲，但不能建立连接C2，产生内部阻塞。同样，C4也不能建立。第51页，课件共74页，创作于2023年2月3级可重排无阻塞CLOS网络

重排C1，可使网络无内部阻塞。第52页，课件共74页，创作于2023年2月2.4.3TST交换网络TST网络是由时间接线器T和空间接线器S联合组成的一种CLOS型交换网络结构。常用的有三级结构，是可重排无阻塞网络。为了做到严格无阻塞，可以增加中间级S的级数来解决(如TSST)。图表示一个典型TST网络模型结构。第53页，课件共74页，创作于2023年2月2.4.3TST交换网络

第54页，课件共74页，创作于2023年2月TST交换网络电路结构

输入级T接线器由32组512单元的话音存储器和控制存储器组成。输出级T接线器也由32组512单元的话音存储器和控制存储器组成。中间S接线器由32组空分开关和控制存储器组成，每个控制存储器有512个单元。该TST交换网络可完成512×32个时隙话路的交换连接。第55页，课件共74页，创作于2023年2月TST交换网络工作原理

以a、b两用户双向交换为例，a用户占用0#PCM总线的时隙2，b占用31#PCM总线的时隙511，时隙分配由用户模块确定。这里TST网络的输入T接线器采用顺序写入控制读出方式，输出T接线器采用控制写入顺序读出方式，S接线器采用输出控制方式。第56页，课件共74页，创作于2023年2月TST交换网络电路结构

内部时隙ITS由呼叫处理机按占用状态任意选择，为了方便处理，来往方向ITS以差半帧方式选择。这里a-b选择ITS7。内部时隙选择了ITS7，初级T为顺序写入控制读出方式，那么，控存的7号单元应写入a输入话音数据的时隙号2。S接线器采用输出配置，为了将0号T接线器ITS7的数据接续到31号T接线器，因此须对CMC31的单元7写入0。第57页，课件共74页，创作于2023年2月TST交换网络电路结构

输出T接线器采用控制写入顺序输出方式，用户b占用511号时隙，因此须对CM31的单元7写入511。反向接续操作，ITS相差半帧，由于输入级T和输出级T采用互补的控制方式，因此控存内容一样，单元号相差256。双向接续完成。第58页，课件共74页，创作于2023年2月课堂练习题设计一个TST网络。条件：初级T－输入控制方式

S（4x4）－输入控制方式

次级T－输出控制方式设:主叫(A)占用HW0TS100

被叫(B)占用HW’3TS200

每条母线复用度为512。正向路由的中间时隙ITS150。求画图并完成正向、反向的路由接续。第59页，课件共74页，创作于2023年2月

HW’3(B受)AAATS100HW0(A发)SMCM51115010001505110ITS150BBBTS200HW3(B发)SMCM406200406BBBITS406HW’0(A受)SM406100406CMTS10002313’2’1’0’AASM150200150CMTS200ITS150S(4x4)004065113150CM0CM2CM3CM1WRWRAITS’406第60页，课件共74页，创作于2023年2月*A至B的正向路由接续

CPU在DSN中寻找到一条空闲的路由(空闲的内部时隙ITS)，设:

选择ITS150(通过软件查链路忙闲表或网络映象图)。第61页，课件共74页，创作于2023年2月A级THW0TS100－>TS150SHW0TS150－>HW’3TS150B级THW3TS150

－>TS200第62页，课件共74页，创作于2023年2月说明:

发话总在网络的输入侧，受话总在网络的输出侧。实际中，发话、受话在网络的同一侧。(单侧折叠式网络)

DSN只能建立单向路由接续。

A－>B正向路由

B－>A反向路由第63页，课件共74页，创作于2023年2月*B至A反向路由的建立，CPU规定:

发话时HW号

TS号=受话时HW’号TS号

A发话占HW0TS100－>A受话占

HW’0TS100B发话占HW3TS200

－>B受话占

HW’3TS200第64页，课件共74页，创作于2023年2月ITS’与ITS相差半帧。

ITS’=ITS±复用度/2﹡ITS占前半帧，则ITS’占后半帧，取“+”﹡ITS占后半帧，则ITS’占前半帧，取“-”第65页，课件共74页，创作于2023年2月5.控制存储器（CM）的合用*在TST网中，A、B两级T接线器工作方式相反。A、B

二级接线器的CM可以合用*设：A级T－输入控制方式

B级T－输出控制方式如图示分析可知：

CM0-1、CM0-3分别在100号单元中存了150、406

100150100406CM0-1CM0-3第66页，课件共74页，创作于2023年2月150－>010010110 406－>110010110

最高位相反，其余位相同

故：建立反向路由时，将最高位取反，则可用一个CM0同时控制发话受话两侧的时隙交换。第67页，课件共74页，创作于2023年2月S-T-S网络1.基本组成:

S1接线器

T

接线器

S2接线器第68页，课件共74页，创作于2023年2月2.

结构(举例)条件:

输入侧有128条PCM基群母线HW0