数字系统分析第四部分

数字系统分析第四部分第1页，课件共108页，创作于2023年2月二、原理图输入法主要内容：三、文本输入法一、QuartusII

概述第2页，课件共108页，创作于2023年2月1、QuartusII介绍一、QuartusII概述QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。第3页，课件共108页，创作于2023年2月2、QuartusII的功能特点☆界面开放：

QuartusII是Altera公司的EDA软件，但它可以与其它工业标准的设计输入、综合与校验工具相连接☆与结构无关：

QuartusII系统的核心Compiler支持Altera公司的可编程逻辑器件系列，提供了与结构无关的可编程逻辑环境。☆丰富的设计库：

QuartusII提供丰富的库单元供设计者调用，其中包括74系列的全部器件和其它多种逻辑功能部件，调用库元件进行设计，可以大大减轻设计人员的工作量，缩短设计周期。☆硬件描述语言：

QuartusII软件支持各种HDL设计输入选项，包括VHDL、VerilogHDL和Altera公司的AHDL。☆完全集成化：内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。第4页，课件共108页，创作于2023年2月3、QuartusII的安装（一）运行安装程序（可执行文件）

（二）破解文件

（三）认证第5页，课件共108页，创作于2023年2月（1）双击运行QuartusII8.0文件夹下的文件QuartusII8.0.exe，选择Full/Custom/FLEXlmServer（或BASELINE/E+MAX）选项开始进行安装窗口（一）运行安装程序第6页，课件共108页，创作于2023年2月（2）进入WebEditionSetup窗口，点选Next第7页，课件共108页，创作于2023年2月（3）进入QuartusIILicenseAgreement窗口，点选Iacceptitemofthelicenceagreenment，点选Next。第8页，课件共108页，创作于2023年2月（4）进入CustomerInformation窗口，输入名字及公司后，点选Next第9页，课件共108页，创作于2023年2月（5）进入ChooseDestinationLocation窗口，点击Browse可以更改路径，改好路径后，点选Next第10页，课件共108页，创作于2023年2月（6）进入SelectProgramFolder窗口，点选Next第11页，课件共108页，创作于2023年2月（7）进入SetupType窗口，选择complete，点选Next第12页，课件共108页，创作于2023年2月（8）进入StarCopyingFiles窗口，点选Next第13页，课件共108页，创作于2023年2月（9）进入安装窗口，这需要较长时间的等待，如图所示。第14页，课件共108页，创作于2023年2月(10)安装完毕后进入如下图窗口，请点选Yes，第15页，课件共108页，创作于2023年2月（二）破解文件1.将crack/bin/sys_cpt.dll拷贝至C:\altera\80\quartus\bin\下；2.将crack/license.DAT拷贝至C:\altera\80\下；3.查找网卡物理地址，点击运行，输入cmd，打开操作台，输入命令行

ipconfig/all4.找到以太网适配器本地连接，下面有物理地址，输入时取消dash(-)，只包含字符和数字5.用记事本打开C:\altera\80\license.DAT，将HOSTID=xxxxxxxxxxxx，改成你的网卡物理地址，修改后保存。第16页，课件共108页，创作于2023年2月（三）认证（1）.双击QuartusII8.0桌面快捷方式进入QuartusII界面，如下图第17页，课件共108页，创作于2023年2月（2）.点击菜单栏中的Tools,选择Lisencesetup,如下所示。第18页，课件共108页，创作于2023年2月（3）点击…,选择安装路径中的Lisence.DAT文件，如下所示。点击此处选择安装路径中的文件第19页，课件共108页，创作于2023年2月（4）找到Lisence.DAT文件，点击打开，如下所示。点击此按钮选择好文件第20页，课件共108页，创作于2023年2月（5）点击OK，如下所示。安装完毕，可以使用了！

第21页，课件共108页，创作于2023年2月（一）设计输入（二）设计编译（三）设计仿真（四）编程下载（五）在线测试修改设计二、原理图输入法一般流程：综合、适配第22页，课件共108页，创作于2023年2月用图形输入方式设计的流程1.建立设计项目并命名2.在图形编辑器中创建图形设计文件（1）输入元件（3）连线、命名引线（2）命名引脚修改设计4.保存文件（一）设计输入3.画原理图5.编译文件第23页，课件共108页，创作于2023年2月1、为本设计项目建立文件夹不要直接将文件存放于根目录下，建立文件夹。注意：新建文件夹要保证设计项目中的所有文件均在此目录中。注意：第24页，课件共108页，创作于2023年2月（1）打开QUARTUSII2、在图形编辑器中创建图形设计文件工具按钮层次结构显示信息提示窗口工作区菜单栏标题栏第25页，课件共108页，创作于2023年2月（2）新建一个项目(工程）点击，新建一个项目点击OK第26页，课件共108页，创作于2023年2月点击项目的存放路径点击第27页，课件共108页，创作于2023年2月项目的名称顶层设计实体名称

顶层设计实体名称与项目名称一致

点击第28页，课件共108页，创作于2023年2月可以在File空白处选择添入已存在的设计文件加入到这个工程中用UserLibraryPathnames按钮把用户自定义的库函数加入到工程中新建文件直接按Next按钮第29页，课件共108页，创作于2023年2月选择器件的系列引脚数目速度级别选择可编程逻辑器件对话框选择此器件选好后点击Next第30页，课件共108页，创作于2023年2月询问是否选择其他EDA工具，一般不需要选择其他的EDA工具，因此直接选择Next第31页，课件共108页，创作于2023年2月显示由新建工程指南建立的工程文件摘要，在界面顶部标题栏将显示工程名称和存储路径,点击Finish。第32页，课件共108页，创作于2023年2月标题栏将显示工程名称和存储路径,文件名第33页，课件共108页，创作于2023年2月（3）新建一个图形文件新建一个设计文件File/new使用原理图输入方法设计必须选择“原理图编辑器”点击点击OK第34页，课件共108页，创作于2023年2月第35页，课件共108页，创作于2023年2月快捷键及绘图工具说明第36页，课件共108页，创作于2023年2月选择工具：①点击某个符号激活，可以移动、复制、剪切等操作；②鼠标移动到某个符号的输入、输出位置，可以画电气连线③在其它状态下可以返回到默认工具（点击ESC）文本输入选择：①在图中输入文本；②输入网络标号。画线工具：三种线在电气上是连接的。第37页，课件共108页，创作于2023年2月例1：用原理图输入法设计两个一位二进制数的数值比较器3、画原理图第38页，课件共108页，创作于2023年2月（1）在设计文件中输入元件需要and2(两输入与门)、nor2(两输入或非门)、not（非门）三种逻辑门电路和input（输入端口）、output（输出端口）端口元件方法一：双击鼠标的左键，将弹出Symbol对话框第39页，课件共108页，创作于2023年2月电源、地基本的逻辑电路元件库管脚元件库第40页，课件共108页，创作于2023年2月单击此处单击此处第41页，课件共108页，创作于2023年2月方法二：点击工具栏的符号库，也弹出Symbol对话框单击此处单击此处第42页，课件共108页，创作于2023年2月方法三：点击菜单Edit/Insert-Symbol，弹出Symbol对话框。单击此处单击此处第43页，课件共108页，创作于2023年2月在Name中输入and2同样可以加入nor2、not、input、output

点击OK方法四：在绘图区空白单击鼠标右键，在弹出的选择对话框中选择Insert-Symbol，也弹出对话框。或者在元件库里找输入元件两种方法：第44页，课件共108页，创作于2023年2月第45页，课件共108页，创作于2023年2月对input、output，鼠标左键快速双击PIN_NAME，出现下面对话框，（2）为输入输出元件引脚命名输入你要改的名字，如A、B、y0、y1、y2；第46页，课件共108页，创作于2023年2月第47页，课件共108页，创作于2023年2月对input、output，鼠标左键慢速双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如A、B、y0、y1、y2；（2）为输入输出元件引脚命名第48页，课件共108页，创作于2023年2月

把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时按住左键就可以进行连线。最后的电路图如下图:（3）连线第49页，课件共108页，创作于2023年2月单个信号线：选中需命名的引线，输入名字。总线：可采用单线命名方法，也可用A[n-1..0]表示。网络标号是由字符或字符串组成的代表节点的一组符号，在电路中相同的网络标号在电气上是连接的。（4）为引线命名第50页，课件共108页，创作于2023年2月4、保存设计文件点击这里文件名取为：zhanglaoshi.bdf注意：要存在自己立的文件夹中注意选择存放位置第51页，课件共108页，创作于2023年2月标题条将显示新的项目名字第52页，课件共108页，创作于2023年2月5、编译设计文件（检查设计）有3种方法启动编译器123第53页，课件共108页，创作于2023年2月第54页，课件共108页，创作于2023年2月生成图元选择如图中“File”菜单的“Create”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。第55页，课件共108页，创作于2023年2月例2：半

加器

只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。C=ABA、B为两个加数C为向高位的进位S为半加和状态表ABC0000101011S010110将所需元件全部调入原理图编辑窗口第56页，课件共108页，创作于2023年2月半加器需要两个输入端、一个与门、一个异或门、两个输出端。第57页，课件共108页，创作于2023年2月连接好的原理图将他们连接成半加器存盘文件名取为：adder.bdf生成图元第58页，课件共108页，创作于2023年2月

被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。Ci-1：来自低位的进位Ci：向高位的进位例3：全

加器半加器半加器AiBiCi-1CiSiAiBi>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000AiBiCi-1(AiBi)第59页，课件共108页，创作于2023年2月(1)打开一个新的原理图编辑窗口第60页，课件共108页，创作于2023年2月(2)完成全加器原理图设计，并以文件名fulladder.bdf存在同一目录中。(3)将当前文件设置成Project(4)保存文件(5)生成图元第61页，课件共108页，创作于2023年2月（二）设计编译指定所用芯片型号分三步完成给芯片分配引脚运行编译器编译器（Complier）—完成错误检查、网表提取、逻辑综合、器件适配、产生仿真文件和编程配置文件。第62页，课件共108页，创作于2023年2月打开已输入文件：第63页，课件共108页，创作于2023年2月步骤1、指定所用芯片的型号首先选择这里三大基本步骤器件系列选择窗选择CycloneIII系列注意选324及8目标器件型号为EP3C25F324C8然后选择这里第64页，课件共108页，创作于2023年2月

所谓引脚分配，也就是把所设计电路的I/O端口如A，B，SO、CO指定到芯片对应的管脚上；引脚分配有自动和手动两种方式，自动方式由软件自动完成引脚分配，手动方式则由用户完成引脚分配。步骤2、指定芯片的引脚(即进行引脚分配)：

※自动分配管脚操作简单，但由于自动分配管脚的任意性，会给用户在连线和验证设计时带来很多不便，所以建议使用手动方式分配管脚。第65页，课件共108页，创作于2023年2月首先选择这里这里有所定义的端口列表然后选择这里这里分配引脚手动方式(1):由菜单完成引脚分配第66页，课件共108页，创作于2023年2月第67页，课件共108页，创作于2023年2月手动方式(2):由平面布局完成引脚分配点击这里这里输入引脚或选择引脚第68页，课件共108页，创作于2023年2月由平面布局完成引脚分配双击需要的引脚点击这里选择要分配的变量点击这里选择引脚类型点击这里第69页，课件共108页，创作于2023年2月每个引脚都按此方法分配显示所分配的引脚鼠标放在此处会有变量信息第70页，课件共108页，创作于2023年2月完成综合及适配功能123步骤3、编译第71页，课件共108页，创作于2023年2月完成编译若电路中有错，则显示出错提示。若电路无错，则编译通过。第72页，课件共108页，创作于2023年2月查看输出信号对输入信号延时时间报告点击这里查看延时时间第73页，课件共108页，创作于2023年2月（三）设计仿真仿真器（Simulator）步骤1、建立波形输入文件四大基本步骤步骤3：编辑输入节点波形步骤2：仿真前设置步骤4：仿真第74页，课件共108页，创作于2023年2月执行File/New…命令选择VectorWaveformFile（波形文件）步骤1、建立波形输入文件第75页，课件共108页，创作于2023年2月波形编辑器窗口：单击右健单击右健添加端口名称选择此项点击这里第76页，课件共108页，创作于2023年2月单击右健点击“列表”点击这里点击OK点击OK第77页，课件共108页，创作于2023年2月建立的波形文件第78页，课件共108页，创作于2023年2月（1）功能仿真时序仿真功能仿真时序仿真点击这里步骤2：仿真前的设置第79页，课件共108页，创作于2023年2月（2）仿真波形设置

执行Edit/GridSize…命令，设置合适的栅格时间（10ns等）在波形仿真之前要设置合理的结束时间和每个栅格的时间第80页，课件共108页，创作于2023年2月执行Edit/EndTime…命令，设置合适的仿真结束时间（1us等）在菜单View中选择SnaptoGrid（捕捉到网格)第81页，课件共108页，创作于2023年2月步骤3：编辑输入节点波形在下图所示的界面中对输入节点波形进行编辑为输入节点添加波形

第82页，课件共108页，创作于2023年2月先用鼠标左键单击并拖动鼠标选择要设置的区域，单击工具箱中按钮ForcingHigh(1)，则该区域变为高电平。单击工具箱中按钮ForcingLow(0),则该区域变为高电平。还可以点上变量后单击鼠标左键选中该变量，然后单击工具箱中按钮OverwriteClock,输入变量为时钟形式的高低电平。设置输入信号后保存文件，文件名默认，后缀名为.vwf。第83页，课件共108页，创作于2023年2月步骤4：仿真执行Processing/GenerateFunctionalsimulationNetlist命令，产生网表文件点此处点此处第84页，课件共108页，创作于2023年2月点此处开始仿真执行Processing/Startsimulation命令，进行仿真，或点此处开始仿真第85页，课件共108页，创作于2023年2月点此处查看仿真结果仿真成功！点此处确定第86页，课件共108页，创作于2023年2月查看仿真结果：第87页，课件共108页，创作于2023年2月

生成元件符号

执行File/Create/Update/CreateSymbolFileforCurrentFile命令将本设计电路封装成一个元件符号，供以后在原理图编辑器下进行层次设计时调用生成的符号存放在本工程目录下，文件名zhanglaoshi，文件后缀名.bsf第88页，课件共108页，创作于2023年2月

本设计的文件夹中的所有文件

第89页，课件共108页，创作于2023年2月（四）编程下载步骤1：用专用连接线将计算机USB口与下载箱相连，打开实验箱电源；连接所设计的I/O线等硬件步骤2：选择QuartusⅡ主窗口的Tools/Programmer命令或点击进入器件编程和配置对话框。第90页，课件共108页，创作于2023年2月点此处如果此对话框中为“NoHardware”进入HardwareSetup对话框

点此处点此处JTAG第91页，课件共108页，创作于2023年2月选中zhanglaoshi.sof文件后的Program/Configure选项Process进度条中显示编程进度步骤3：下载单击

添加相应的zhanglaoshi.sof编程文件

编程下载完成后就可以进行目标芯片的硬件验证了。点击这两步一般不用做！第92页，课件共108页，创作于2023年2月系统测试第93页，课件共108页，创作于2023年2月演示：第94页，课件共108页，创作于2023年2月关于原理图输入方式的补充说明：图元节点名称节点总线总线名称※原理图的基本组成元素包括：图元、节点和总线第95页，课件共108页，创作于2023年2月有关“总线”的几点说明：

1、总线与节点一样，在原理图中也是用于连接图元的。在图形编辑器显示的原理图中，总线与节点的区别在于所用的线的类型不同，总线用的是粗线“”，而节点用的是细线“”。

2、一条总线代表很多节点的组合，可以同时传送多路信号，最少代表２个节点的组合，最多则可代表256个节点。

3、总线的命名：在总线名称后面加上［m..n］（m,n必须为整数，大小不分先后），表示一条总线内所含有的节点编号。如：z[３..0](或z[0..3]):代表４条节点，分别是：Z[3]、Z[2]、Z[1]、Z[0]

4、在添加总线名称（节点名称）时，应确保总线名称（节点名称）与对应的总线是相关联的。单击总线，如果总线和总线名称周围的方框同时变成红色，则表示已关联。

5、定义了总线，并不意味着在分配引脚时，只有一个端口出去，实际仍然是一个端口一个引脚。

第96页，课件共108页，创作于2023年2月三、文本输入方式QUARTUSII支持的文本输入方式有：VHDL、VerilogHDL、AHDL三种硬件描述语言。.v

：是VerilogHDL设计输入文件.vhd:是VHDL设计输入文件.tdf:是AHDL设计输入文件.vo:编译后产生的VerilogHDL输出文件,此文件可以导出导符合工业标准的仿真器中进行仿真。.vho:是VHDL输出文件tdo:是AHDL输出文件第97页，课件共108页，创作于2023年2月设计步骤（一）设计输入（二）设计编译（三）设计仿真（四）编程下载（五）在线测试修改设计第98页，课件共108页，创作于2023年2月（一）设计输入(1)新建一个工程利用QuartusII提供的新建工程指南建立一个工程项目，同原理图法新建工程相同。(2)新建文本文件①建立文件：在菜单栏中选择【File】/【New】命令弹出对话框新建文件对话框②建立文本文件在弹出新建文件对话框中选择VerilogHDLFive出现编辑输入文本的界面（3）输入文本文件第99页，课件共108页，创作于2023年2月常用快捷键介绍查找替换增加缩进减少缩进增加/取消标记切换指向下一个标记指向上一个标记清除所有标记插入文本插入模板显示/不显示行号切换注释选择的文本取消注释选择的文本第100页，课件共108页，创作于2023年2月（二）编译设计文件：同原理图法相同（三）设计仿真：同原理图法相同生成符号：同原理图法相同（四）编程下载文件：同原理图法相同第101页，课件共108页，创作于2023年2月举例：moduleand2(a,b,c);inputa,b;outputc;assignc=a&b;endmodule第102页，课件共1