高二物理竞赛课件电路三态缓冲器ThreeStateBuffers

电路三态缓冲器Three-StateBuffers电路三态缓冲器Three-StateBuffers

三态是指器件的输出有三种状态：即逻辑0

（L电平）、逻辑1

（H电平）和高阻抗状态（或悬浮态）。最基本的三态器件是三态缓冲器，又称为三态门或三态驱动器。三态缓冲器可使多个源数据分时共享一根公用线，为了避免多个源数据同时驱动共享线，则不能在使能一个源数据的同时使能另一个源数据。优先权编码器的级联若需要输入端n>8的编码器，则可用多片74LS148级联起来。如用4片74LS148级联成的32-5优先权编码器

RA2=G3A2+G2A2+G1A2+G0A2片内编码

RA1=G3A1+G2A1+G1A1+G0A1A2A1A0

RA0=G3A0+G2A0+G1A0+G0A0

构成

RA4=G3GS

+G2GS片间GSRA3=G3GS

+G1GS编码构成优先权编码器应用举例在多处理器系统中，需对各处理器争用总线作出仲裁。为提高仲裁速度，通常采用并行优先权仲裁方式。在争用总线的各处理器进行优先权分配后，通过优先权编码器和译码器进行裁决。逻辑电路图参见书P128图。三态缓冲器逻辑符号矩形符号变形符号原码输出高有效使能原码输出低有效使能反码输出高有效使能反码输出低有效使能1EN1EN1EN1EN8个数据源共享一根数据线74LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2BSDATAEN1/EN2/EN3/SELP/SELQ/SELR/SELS/SELT/SELU/SELV/SELWSSRC0SSRC1SSRC2PQRSTUVW一、标准的SSI及MSI三态缓冲器

最常使用共享线的场合是多位数据总线。例如：在8位微处理机系统中，数据总线的宽度是8bit，外围器件通常一次置8位数据到总线上。这样外围器件都在同一时刻使能8个三态缓冲器，因此，独立的使能输入端就都多余了。为减少总线应用中三态缓冲器的芯片数及连线，MSI三态缓冲器中包含多个三态缓冲器并共用使能输入。MSI74LS541为八三态缓冲器A174LS541A2A3A4A5A6A7A8Y1Y2Y3Y4Y5Y6Y7Y8G1G2A1A4A5A6A7A8A2A3Y1Y4Y5Y6Y7Y8Y2Y3/G1/G2二、MSI三态缓冲器的应用举例⒈多端口输入A174LS541A2A3A4A5A6A7A8Y1Y2Y3Y4Y5Y6Y7Y8G1G2A1A2A3A4A5A6A7A8Y1Y2Y3Y4Y5Y6Y7Y8G1G2READINSEL1INSEL2INSEL3•••DB[0~7]D1D0D2D3D4D5D6D7用户输入用户输入••••••微处理器•••⒉双向总线收发器

74LS245

八三态总线收发器/GDIRA1A2A3A4A5A6A7A8B5B4B3B2B1B6B7B8A→BB→AA174LS245A2A3A4A5A6A7A8B1B2B3B4B5B6B7B8GDIR①多路选择器的结构框图②多路选择器的等效功能1D01D11Dn-12D02D12Dn-1bD0bD1bDn-11Y2YbYSELEN…………使能ENSELD0D1Dn-1选择n组b位数据源sbbbb数据输出例1KBRAM：b=8n=1024s=10n=2s③

多路选择器输出逻辑表达式从n

组数据源中选择哪一组源数据传送到输出端，由选择输入端的输入值S

决定。i=0n-1KY=∑EN·mi·KDiK=1，2，…，b式中：KY为输出位，

KDi是第i组输入源数据的第K位，

mi是S位选择输入变量的最小项。S

与