数字钟实验报告

数字钟实验报告

-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

多级分频器

数字电子课程设计实验报告多级分频器

数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。一、设计目的1）掌握数字钟的设计、组装与调试方法。2）熟悉集成电路的使用方法。二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。2）具有校准时、分的功能。3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。三、数字钟的基本原理及电路设计一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下：

译码显示电路

时计数器分计数器秒计数器

振荡器校时电路报时电路

数字钟整机逻辑图1）振荡器振荡器可由晶振组成，也可以由555定时器组成。下图是由555定时器构成的1KHZ的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。下图为555定时器产生频率为1KHZ信号的电路

2

分频器计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲，如下图所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替。

计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器各自由计数。两个十进制计数器可以形成两个六十进制计数器。

3

六十进制计数器由两个十进制计数器构成的二十进制计数器的电路图

4

译码器译码器由六片74LS48组成，74LS248驱动器是与8421BCD编码计数器配合用的7段译码驱动器。一片74LS248驱动一只数码，72LS248是集电极开路输出，为了限制数码管的导通电流，在72LS247的输出与数码管的输入端之间均应串有限流电阻。

显示器本系统用七段发光数码管来显示译码器输出的数字，发光数码管有两种：共阳极或共阴极。74LS248驱动器是低电平输出，采用共阴极极数码管。

整点报时电路

5

校时电路刚接通电源或走时不准时，都需要进行时间校准。校时的具体设计方法是：用一个单刀开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关掷下是就可以校时，打便是计时。

6

数量

6个6个2个

1数量

6个6个2个

1个若干2个6个4个2个一个一个

四、元器件清单器件

数码显示管74LS16074LS20

LM555CM

电阻器电容器74LS48

74LS00N与非门）

开关

三极管

蜂鸣器

五、课程设计报告总结做实验仿真的过程花了我不少时间，只有当做完时才发现做这个数字钟看似很复杂，但是把每一个部分区分出来，就简单多了。仿真过程中在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。还有就是用不同频率驱动时，低频率的函数发生器不工作等等。还有，Multisim软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，这就需要不断地尝试才能得出正确的答案。虽然很遗憾在实际加工电路板中失败，可能是接线过程中没有好好布局，导致线路过于凌乱，最后导致加工失败，还有就是中途发现缺了器件，再去买回来时，预留的接线却忘了要接哪里。但是在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇

7

到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己亲手去操作才会在脑海中留下深刻的印象，这个课程设计让我可以熟练的操作Multisim软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解