ARM硬件平台介绍

第四章ARM硬件系统第一节STM32微控制器ARM硬件平台必备资料Cortex-M3权威指南-经典M3教程指导STM32F10xDATASHEET–器件参数ReferenceManual参考手册—芯片使用方法

意法半导体官网ST代理商论坛ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台STM32F103VBT6ARM硬件平台ARM硬件平台ARM硬件平台STM32F103VBT6基本特性：内核：ARM32位的Cortex™-M3CPU−最高72MHz工作频率存储器−128K字节的闪存程序存储器−高达16K字节的SRAM时钟、复位和电源管理−2.0～3.6伏供电(I/O引脚)−上电/断电复位(POR/PDR)、可编程电压监测器(PVD)−4～16MHz晶体振荡器−内嵌经出厂调校的8MHz的RC振荡器−内嵌带校准的40kHz的RC振荡器−产生CPU时钟的PLL−带校准功能的32kHzRTC振荡器ARM硬件平台低功耗−睡眠、停机和待机模式−VBAT为RTC和后备寄存器供电STM32F103VBARM硬件平台睡眠模式在睡眠模式下，CPU时钟处于停止状态，但是所有的外设继续运行，除非它们被关闭。电源功耗相应地减少。任一中断或唤醒事件可将微处理器从睡眠模式中唤醒。在睡眠模式下，所有的SRAM和寄存器内的内容被保存下来。ARM硬件平台停止模式停止模式是在Cortex-M3的睡眠模式基础上结合了外设的时钟控制机制，在停止模式下电压调节器可运行在正常或低功耗模式。此时在1.8V供电区域的的所有时钟都被停止，PLL、HIS和HSERC振荡器的功能被禁止，SRAM和寄存器内容被保留下来。在停止模式下，通过设置电源控制寄存器(PWR_CR)使内部调节器进入低功耗模式，能够降低更多的功耗。ARM硬件平台待机模式待机模式可实现系统的最低功耗。该模式是在Cortex-M3深睡眠模式时关闭电压调节器。整个1.8V供电区域被断电。PLL、HSI和HSE振荡器也被断电。SRAM和寄存器内容丢失。只有备份的寄存器和待机电路维持供电。ARM硬件平台RTC可以在不需要依赖外部中断的情况下唤醒低功耗模式下的微控制器（ 电池供电）。ARM硬件平台2个12位模数转换器−转换范围：0至3.6V−双采样和保持功能−温度传感器外部接口ARM硬件平台DMA：−7通道DMA控制器−支持的外设：定时器、ADC、SPI、I2C和

USART80个I/O端口（100pins）−26/37/51/80个I/O口，所有I/O口可以映像到16个外部中断；几乎所有端口均可接受5V信号外部接口ARM硬件平台调试模式−串行单线调试(SWD)和JTAG接口7个定时器−3个16位定时器−1个16位带死区控制和紧急刹车，用于电机控制的PWM高级控制定时器−2个看门狗定时器(独立的和窗口型的)−系统时间定时器：24位自减型计数器（systick）外部接口ARM硬件平台9个通信接口−2个I2C接口−3个USART接口−2个SPI接口(18M位/秒)−CAN接口(2.0B主动)−USB2.0全速接口外部接口ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台再议GPIO口回顾：什么是GPIO？

GPIO，英文全称为General-PurposeIOports，也就是通用IO口。嵌入式系统中常常有数量众多，但是结构却比较简单的外部设备/电路，对这些设备/电路有的需要CPU为之提供控制手段，有的则需要被CPU用作输入信号。而且，许多这样的设备/电路只要求一位，即只要有开/关两种状态就够了，比如灯亮与灭。对这些设备/电路的控制，使用传统的串行口或并行口都不合适。所以在微控制器芯片上一般都会提供一个“通用可编程IO接口”，即GPIO。ARM硬件平台二、STM32F103GPIO1、PA~PE，共五组GPIO2、Px0~Px15，每组16位，即16个管脚3、端口复用，并支持重映射ARM硬件平台IO口的基本结构ARM硬件平台ARM硬件平台Example：端口配置寄存器端口配置低寄存器(GPIOx_CRL)(x=A..E)偏移地址：00h复位值：44444444h用于配置每组端口中的低8位端口ARM硬件平台ARM硬件平台当I/O端口配置为输入时：输出缓冲器被禁止施密特触发输入被激活根据输入配置(上拉，下拉或浮动)的不同，弱上拉和下拉电阻被连接出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器对输入数据寄存器的读访问可得到I/O状态ARM硬件平台ARM硬件平台当I/O端口被配置为输出时：输出缓冲器被激活─开漏模式：输出寄存器上的0激活N-MOS，而输出寄存器上的1将端口置于高阻状态（P-MOS从不被激活）。─推挽模式：输出寄存器上的0激活N-MOS，而输出寄存器上的1将激活P-MOS。弱上拉和下拉电阻被禁止出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器─在开漏模式时，对输入数据寄存器的读访问可得到I/O状态─在推挽式模式时，对输出数据寄存器的读访问得到最后一次写的值。ARM硬件平台ARM硬件平台当I/O端口被配置为复用功能时：在开漏或推挽式配置中，输出缓冲器被打开内置外设的信号驱动输出缓冲器(复用功能输出)密特触发输入被激活弱上拉和下拉电阻被禁止在每个APB2时钟周期，出现在I/O脚上的数据被采样到输入数据寄存器开漏模式时，读输入数据寄存器时可得到I/O口状态在推挽模式时，读输出数据寄存器时可得到最后一次写的值。ARM硬件平台ARM硬件平台跑马灯实验硬件资源分配：PC6----PC9分别连到4个LED，定义为LED1~4需将端口配置为输出模式ARM硬件平台跑马灯实验ARM硬件平台控制过程点亮LED相应管脚输出高电平即相应管脚置1管脚如何控制？特殊寄存器（端口配置寄存器）ARM硬件平台控制GPIO端口用到的寄存器有：两个32位配置寄存器(GPIOx_CRL，GPIOx_CRH)，两个32位数据寄存器(GPIOx_IDR，GPIOx_ODR)，一个32位置位/复位寄存器(GPIOx_BSRR)，一个32位复位寄存器(GPIOx_BRR)一个32位锁定寄存器(GPIOx_LCKR)。ARM硬件平台端口配置寄存器端口配置低寄存器(GPIOx_CRL)(x=A..E)偏移地址：00h复位值：44444444h用于配置每组端口中的低8位端口ARM硬件平台ARM硬件平台端口配置高寄存器(GPIOx_CRH)(x=A..E)偏移地址：04h复位值：44444444h用于配置每组端口中的高8位端口ARM硬件平台ARM硬件平台例：配置端口C的第6,7,8,9管脚为：1、通用推挽输出2、输出速度为50MHzGPIOC->CRL=0x33000000GPIOC->CRH=0x00000033ARM硬件平台端口输入数据寄存器(GPIOx_IDR)(x=A..E)地址偏移：08h复位值：00000000hARM硬件平台端口输出数据寄存器(GPIOx_ODR)(x=A..E)地址偏移：0Ch复位值：00000000hARM硬件平台端口位设置/复位寄存器(GPIOx_BSRR)(x=A..E)地址偏移：10h复位值：00000000hARM硬件平台端口位复位寄存器(GPIOx_BRR)(x=A..E)地址偏移：14h复位值：00000000hARM硬件平台例：要求在以上配置的基础上，读出GPIOC管脚的状态，并将其状态反转temp=GPIOC->ODR;GPIOC->ODR=~temp;GPIOC->ODR=~GPIOC->ODRARM硬件平台if((GPIOx->ODR&GPIO_Pin)!=(u32)Bit_RESET){bitstatus=(u8)Bit_SET;}else{bitstatus=(u8)Bit_RESET;}returnbitstatus;if(bitstatus!=RESET){GPIOx->BSRR=GPIO_Pin;}else{GPIOx->BRR=GPIO_Pin;}ARM硬件平台端口配置锁定寄存器(GPIOx_LCKR)(x=A..E)当执行正确的写序列设置了位16(LCKK)时，该寄存器用来锁定端口位的配置。位[15:0]用于锁定GPIO端口的配置。在规定的写入操作期间，不能改变LCKP[15:0]。当对相应的端口位执行了LOCK序列后，在下次系统复位之前将不能再更改端口位的配置。每个锁定位锁定控制寄存器(CRL,CRH)中相应的4个位。地址偏移：18h复位值：00000000hARM硬件平台ARM硬件平台控制过程点亮LED相应管脚输出高电平即相应管脚置1管脚如何控制？特殊寄存器（端口配置寄存器）写入相应值即可控制定位特殊寄存器存储器地址ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台ARM硬件平台系统总线构架四个主动单元：Cortex-M3内核的ICode总线（I-bus）、DCode总线（D-bus）、

System总线（S-bus）和通用DMA（GP-DMA）。三个被动单元：内部SRAM、内部Flash存储器、AHB到APB的桥（AHB2APBx，连接所有的APB设备）。ARM硬件平台总线ICode总线该总线将Cortex-M3内核的指令总线与Flash指令接口相连接。指令预取在此总线上完成DCode总线该总线将Cortex-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。系统总线连接内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。总线矩阵此总线矩阵由三个驱动部件(CPU的DCode、系统总线和DMA总线)和三个被动部件(闪存存储器接口、SRAM和AHB2APB桥)构成。AHB外设通过总线矩阵与系统总线相连，允许DMA访问ARM硬件平台外设寄存器求法#definePERIPH_BASE((u32)0x40000000)寄存器地址=总线基址+外围总线基址

+外设地址偏移量+寄存器偏移量#defineAPB1PERIPH_BASEPERIPH_BASE#defineAPB2PERIPH_BASE(PERIPH_BASE+0x10000)#defineAHBPERIPH_BASE(PERIPH_BASE+0x20000)#defineGPIOA_BASE(APB2PERIPH_BASE+0x0800)#defineGPIOB_BASE(APB2PERIPH_BASE+0x0C00)#defineGPIOC_BASE(APB2PERIPH_BASE+0x1000)ARM硬件平台外设寄存器求法寄存器地址=总线基址+外围总线基址

+外设地址偏移量+寄存器偏移量typedefstruct{vu32CRL;vu32CRH;vu32IDR;vu32ODR;vu32BSRR;vu32BRR;vu32LCKR;}GPIO_TypeDef;#defineGPIOC((GPIO_TypeDef*)GPIOC_BASE)GPIOC->BSRR=0x0040;ARM硬件平台GPIO_SetBits(GPIO_LED,GPIO_Pin_6);voidGPIO_SetBits(GPIO_TypeDef*GPIOx,u16GPIO_Pin){GPIOx->BSRR=GPIO_Pin;}typedefstruct{vu32CRL;vu32CRH;vu32IDR;vu32ODR;vu32BSRR;vu32BRR;vu32LCKR;}GPIO_TypeDef;#defineGPIO_LEDGPIOCGPIOC->BSRR=GPIO_Pin_6;#defineGPIO_Pin_6((u16)0x0040)GPIOC->BSRR=((u16)0x0040)ARM硬件平台GPIO端口复用AFIOAFIOAlternativeFunctionIO同一管脚，不仅作为GPIO，也可作为其他特殊功能使用即同一管脚，多种应用ARM硬件平台ARM硬件平台使用默认复用功能前必须对端口位配置寄存器编程。对于复用的输入功能，端口可以配置成：─输入模式（浮空、上拉或下拉）─复用功能输出模式：输入驱动器被配置成浮空输入模式对于复用输出功能，端口必须配置成复用功能输出模式（推挽或开漏）。对于双向复用功能，端口位必须配置复用功能输出模式（推挽或开漏）。这时，输入驱动器被配置成浮空输入模式。注意：1、如果把一端口配置成复用输出功能，将使引脚和输出寄存器断开，并和片上外设的输出信号连接。2、如果软件把一个GPIO脚配置成复用输出功能，但是外设没有被激活，它的输出将不确定。ARM硬件平台软件重新映射I/O复用功能为了使不同器件封装的外设I/O功能的数量达到最优，可以把一些复用功能重新映射到其他一些脚上。这可以通过软件配置相应的寄存器来完成这时，复用功能就不再映射到它们的原始引脚上了。ARM硬件平台当I/O端口被配置为复用功能时：在开漏或推挽式配置中，输出缓冲器被打开内置外设的信号驱动输出缓冲器(复用功能输出)密特触发输入被激活弱上拉和下拉电阻被禁止在每个APB2时钟周期，出现在I/O脚上的数据被采样到输入数据寄存器ARM硬件平台ARM硬件平台ARM硬件平台例，采用串口1进行通信，进行必要AFIO的设置ARM硬件平台例，采用串口1进行通信，进行必要AFIO的设置GPIOA->CRH=0xB0;GPIOA->CRH=0x0400;或GPIOA->CRH=0x04B0;ARM硬件平台复用重映射和调试I/O配置寄存器(AFIO_MAPR)