数字集成电路及实际应用

9.1.1数字集成电路的分类

CMOS和TTL集成电路是生产数量最多、应用最广泛、通用性最强的两大主流数字集成电路。9.1数字集成电路的分类与特性

数字集成电路的种类繁多，在实际应用中，广泛使用的是（如TTL、HTL、DTL、ECL）等和（如CMOS、PMOS、NMOS）等集成电路。2023/7/711.TTL数字集成电路（1）74系列（2）74H系列（3）74S系列（4）74LS系列（5）74ALS系列（6）74AS系列（7）74F系列TTL是晶体管输入-晶体管输出的逻辑电路，它由NPN或PNP型晶体管组成。2023/7/722.CMOS数字集成电路

（1）标准型4000B/4500B系列（2）74HC系列（3）74AC系列电压范围宽（3～18V）、功耗小、速度较低、品种多、价格低廉。是高速CMOS标准逻辑电路系列，在保持低功耗的前提下，具有与74LS系列同等的工作速度。具有与74AS系列同等的工作速度和CMOS集成电路固有的低功耗及电源电压宽等特点。CMOS数字集成电路是由P沟道增强型MOS管和N沟道增强型MOS管，按照互补对称形式连接起来的。2023/7/731.TTL电路的一般特性

9.1.2数字集成电路的一般特性（1）电源电压范围（2）频率特性（3）TTL电路的电压输出特性TTL电路的工作电源电压范围很窄。S、LS、F系列为5.0±5%；AS、ALS系列为5.0±10%TTL电路的工作频率比4000系列的高。

当工作电压为+5V时，输出高电平大于2.4V，输入高电平大于2.0V；输出低电平小于0.4V，输入低电平小于0.8V。

2023/7/74标准TTL电路为16mA；LS-TTL电路为8mA；S-TTL电路为20mA；ALS-TTL电路为8mA；AS-TTL电路为20mA。标准TTL电路为40；LS-TTL电路为20；S-TTL电路为50；ALS-TTL电路为20；AS-TTL电路为50。

（4）最小输出驱动电流（5）扇出能力对于同一功能编号的各系列TTL集成电路，它们的引脚排列与逻辑功能完全相同,但是它们在电路的速度和功耗方面存在着明显的差别。2023/7/752.CMOS系列集成电路的一般特性（1）电源电压范围（2）功耗（3）输入阻抗（4）抗干扰能力电源电压范围为3～18V。74HC系列约在2～6伏。

当电源电压VDD=5V时，CMOS电路的静态功耗分别是：门电路类为2.5~5W；缓冲器和触发器类为5~20uW；中规模集成电路类为25~100W。

CMOS电路的输入阻抗取决于输入端保护二极管的漏电流，因此输入阻抗极高，可达108~1011Ω以上。

因为它们的电源电压允许范围大，因此它们输出高低电平摆幅也大，抗干扰能力就强。

2023/7/76（5）逻辑摆幅（6）扇出能力（7）抗辐射能力（8）CMOS集成电路的制造输出的逻辑高电平“1”非常接近电源电压VDD

，逻辑低电平“0”

接近电源VSS。

在低频工作时，一个输出端可驱动50个以上CMOS器件。

CMOS管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。CMOS集成电路的制造工艺比TTL集成电路的制造工艺简单,占用硅片面积小，适合于制造大规模和超大规模集成电路。

2023/7/771.不允许在超过极限参数的条件下工作。电路在超过极限参数的条件下工作，就可能工作不正常，且容易引起损坏。

9.1.3使用数字集成电路的注意事项2.电源的电压的极性千万不能接反。

3.CMOS电路要求输入信号幅度不能超过VDD~VSS。4.对多余输入端的处理。对CMOS电路，多余的输入端不能悬空；对TTL电路,对多余的输入端允许悬空。

5.多余的输出端，应该悬空处理，决不允许直接接到VDD或VSS

。2023/7/786.由于CMOS电路输入阻抗高，容易受静电感应发生击穿，除电路内部设置保护电路外，在使用和存放时应注意静电屏蔽。7.多型号的数字电路它们之间可以直接互换使用,但有些引脚功能、封装形式相同的IC，电参数有一定差别，互换时应注意。

8.注意设计工艺，增强抗干扰措施。在设计印刷线路板时，应避免引线过长，要把电源线设计得宽一些，地线要进行大面积接地，这样可减少接地噪声干扰。在CMOS逻辑系统设计中，应尽量减少电容负载。2023/7/799.2.1集成逻辑门电路及应用（1）常用逻辑门电路图形符号

9.2集成门电路和中规模组合逻辑电路1.集成逻辑门电路1)与非门AB&2)或非门AB≥12023/7/7103)与门4)或门AB&AB≥15)非门6)与或非门AB&CD≥1A12023/7/7117)异或门AB=1（2）反相器与缓冲器74LS04、CD4069管脚排列图14VCC131211986A76543216Y5A5Y4A4Y1A1Y2A2Y3A3YGND11111174LS041014VD76543216Y5A5Y4A4Y1A1Y2A2Y3A3YVSS111111CD40692023/7/712（3）与门和与非门VCC4B76543214A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS00&&&141312111098VCC4B4A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS08&&&14131211109876543211413121110982D2CNC2B2A2Y1A1BNC1C1D1YGND74LS20&&&VCC76543211A1B1Y2Y2A2BVSS&&CD4011&&&VDD4B4A4Y3Y3B3A76543211413121110982023/7/7132.集成门电路的应用（1）定时灯光提醒器R125kΩ+RP510kΩR21kΩR31kΩVD1绿VD2红C3300µF关开3V123411IC-1IC-22023/7/7142.集成门电路的应用（2）定时声音提醒器R133kΩ234++6VSA1BLC1RP4.7MΩ1000µFR25.1kΩC20.1µFVT19013R31kΩSA21234610958121371114IC1-1IC1-2IC1-3IC1-412023/7/7152.集成门电路的应用（3）双音门铃电路~220VSA1TVD1~VD4+6VIC1-1IC1-2IC1-3IC2-1IC2-2IC2-3IC2-4R136.9kΩ&&&&VD5VD6VT111112345612568910121311390134BLIC1:CD4069IC2:CD4011VD1~VD6:IN44148C122µFR324kΩC40.047µFC30.1µFR25.3kΩC2220µF2023/7/7169.2.2中规模组合逻辑电路1.编码器编码：用文字、符号或者数字表示特定对象的过程(用二进制代码表示不同事物)。分类：二进制编码器2n→n二—十进制编码器10→4或普通编码器优先编码器2023/7/717（1）二进制编码器用n位二进制代码对N=2n个信号进行编码的电路。3位二进制编码器(8线-3线)编码表输入输出I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。输入

输出000001010011100101110111Y2

Y1

Y0I0I1I2I3I4I5I6I73位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I32023/7/718函数式逻辑图—用或门实现—用与非门实现Y0

Y1

Y2≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y0

Y1

Y22023/7/719二－十进制编码器是将十进制的十个数码0~9编成对应的二进制代码的电路。

几种常用编码二-十进制编码8421码、余3码、2421码、5211码、余3循环码、右移循环码循环码（反射码或格雷码）ISO码、ANSCII（ASCII）码（2）二－十进制编码器其他编码2023/7/7208421BCD码编码器的真值表输入输出Y3

Y2

Y1

Y0I0I1I2I3I4I5I6I7I8I900000001001000110100010101100111100010012023/7/721优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。（3）优先编码器74LS148输出使能端YS74LS148：输入低电平有效低电平有效8个信号输入端I0

～I7，优先顺序I7I0输入使能端ST优先编码工作状态标志端YES3个二进制码输出端Y2Y1Y02023/7/722输入

输出

1××××××××

011111111

11111

0×××××××0

0××××××01

0×××××011

0××××0111

0×××01111

0××011111

0×0111111

001111111优先编码器74LS148功能表

11110

00001

00101

0100101101

10001

1010111001111012023/7/723VCCGNDYS1234567816151413121110974148I4I5I6I7STY1Y2YESI3I2I1I0Y0优先编码器74LS148电路及引脚&&&&&&&&&&&&&≥1≥1≥1111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4ST&2023/7/7242.集成译码器译码是编码的逆过程，是将具有特定含义的一组代码“翻译”出它的原意。&&&&&&&&111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S1VCCS1A0A11234567816151413121110974LS138A2GNDS2S3Y7Y0Y1Y2Y3Y4Y5Y6(1)3线－8线译码器74LS1382023/7/72574LS138的真值表

0×××××

11111111

××1×××

11111111

×1××××

11111111

100000

01111111

100001

10111111

100010

11011111

100011

11101111

100100

11110111

100101

11111011

100110

11111101

100111

11111110

输入输出2023/7/726半导体显示(LED)液晶显示(LCD)共阳极每字段是一只发光二极管（2）数码显示器数码显示器aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低电平驱动0111000111110000000000100100001002023/7/727共阴极abcdefgR+5VYaA3A2A1A0+VCC显示译码器共阴YbYcYdYeYfYg—高电平驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd2023/7/728（3）七段显示译码器74LS247是把8421BCD码译成对应于数码管的七个字段信号，驱动数码管，显示出相应的十进制数码。输入信号A3，A2，A1，A0输出信号控制端，，，

VCCA1A2A3A0GND1234567816151413121110974LS247gLTBIRBIfedcba2023/7/72974LS247功能表输入输出显示

0×1××××0000000××0××××111111110000001111111111000000000011×100011001111018

全灭

灭零1×10010001001021×10011000011031×10100100110041×10101010010051×10110010000061×10111000111171×1100100000001×110010000100892023/7/73074LS247和共阳极TLRO5O1HRA数码管连接图+5Va

cd

fgA1A2A3A01234567151413121110974LS2478GND300Ω×7VCCLTRBIBI16b

e2023/7/7313.数字编译码电路MC145030MC145030是一种编译码合为一体的单片集成电路。（1）各管脚的功能1脚～9脚：是地址信号输入端10脚：是编码使能端，上升沿有效11脚：为编译码状态指示信号输出端，编码时为高电平，译码和空闲时为低电平A8A1A2A3A4A5A6A0A7OSC1OSC2OSC3VSSEODOVDDDR123456781615141312111817MC1450309101920DISTEND2023/7/73212脚：为译码信号输入端，外部数据信号由该脚输入13脚：译码复位端，当该脚为高电平时，使15脚强制复位，输出低电平17脚：为电源负端,通常接地15脚：为译码信号输出端16脚：输出编码脉冲14脚：为电源端,电源范围2～6V18、19、20脚：外接电阻和电容，组成振荡器，为芯片提供工作时钟。2023/7/733芯片的工作时钟与外接电阻R1、R2和电容C数值有关。（2）MC145030应用电路电路可组成应答式多路报警系统。MC145030MC14503011151216141115121614VDDE0DISTA01A13A24A35A46A57A68A82A79+V+VENVSSDR+V201918101317134567829ENVSSDR+V101317OSC1OSC3OSC2201918OSC1OSC3OSC2编码开关….同上1612同上1612R1R2CR1R2C可选择直线连线可以是红外超声射频等载体A0A1A2A3A4A5A6A8A7E0DIST2023/7/7344.数据选择器在多路数据传送过程中，能够根据需要将其中一路挑选出来作为输出的电路。A2A1A0

YW1×××

010000

D00001

D10010

D20011D3

0100D4

0101

D5

0110

D60111

D7

74LS151的功能地址输入端A2A1A0，可选择D0～D78个数据。

输入使能端低电平有效。

输出端Y、W。2023/7/73574LS151逻辑图和引脚图&11111111D0D1D2D3D4D5D6D7A0A1A2WY≥1G1234567816151413121110974LS151GNDVCCD0D1D2D3YWGD4D5D6D7A0A1A22023/7/7369.3.1集成触发器和锁存器基本要求1.有两个稳定的状态(0、1)，以表示存储内容；2.能够接收、保存和输出信号。现态和次态1.现态：触发器接收输入信号之前的状态。2.次态：触发器接收输入信号之后的状态。分类1.按电路结构和工作特点：基本、同步、主从和边沿。2.按逻辑功能分：RS、JK、D和T(T

)。3.其他：TTL和CMOS，分立和集成。9.3中规模时序逻辑集成电路2023/7/7371.JK触发器（1）JK触发器符号及功能JK触发器的状态表JKQn

Qn+1输出输入00000011010001111111010110001110JK触发器的特性方程1JC11KQQJCPK2023/7/738（2）双JK触发器74LS7674LS76是有预置和清零功能的双JK触发器JK触发器的状态表

输入输出CPJK10×××1001×××0100×××1*1*11↓0011↓101011↓010111↓11111××只有在CP脉冲下降沿到来时，根据J、K端的取值决定触发器的状态。如无CP脉冲下降沿到来，无论有无输入数据信号，触发器保持原状态不变。1K1Q1QGND2K2Q2Q2J1CP1SD1RD1JVCC2CP2SD2RD1234567816151413121110974LS762023/7/7392.D触发器

（1）D触发器符号及功能D触发器的特性方程：Qn+1=DD触发器的状态表

D

Qn+1

输出输入00111DC1QQDCP2023/7/740（2）八D触发器74LS27374LS273是上升沿触发的8位数据锁存器。具有复位功能。74LS273的功能表

CPD

Qn+1输出

输入0

××01↑111↑001

0×

QnD1Q1D2D2Q3Q3D4D4QGND1234567891020191817161514131211VCC8Q8D7D7Q6Q6D5D5QCP74LS273

2023/7/74174LS273所组成的8路数显抢答器2023/7/7429.3.2集成移位寄存器

1.概念寄存：把二进制数据或代码暂时存储起来。寄存器：具有寄存功能的电路。2.特点

主要由触发器构成,一般不对存储内容进行处理。并行输入并行输出FF0FF1FFn–1D0

D1Dn–1Q0

Q1Qn–1控制信号101…0101…001010101串行输入串行输出2023/7/7433.分类(1)按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)(2)按开关元件分TTL寄存器CMOS寄存器基本寄存器移位寄存器多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器基本寄存器移位寄存器(多位D型触发器)(同TTL)2023/7/744D1L左移串行输入&≥111SCI1RRG10G20FF0D0Q0&≥111SCI1RRG11G21FF1D1Q1&≥111SCI1RRG12G22FF2D2Q2&≥111SCI1RRG13G23FF3D3Q3111111D1R右移串行输入S1S0CPRDRDDIRD1D2D3DILGNDVCCQ0Q1Q2Q3CPS1S01234567816151413121110974LS194D04.集成双向移位寄存器74LS1942023/7/74574194的功能表

功能

输入

输出

S1S0CPDIR

DILD0

D1D2D3

Q0n+1Q1n+1

Q2n+1

Q3n+1清零0×××××××××0000保持1××0××××××Q0n

Q1n

Q2n

Q3n并入111↑××d0d1d2d3d0d1d2d3右移101↑1×××××1Q0n

Q1n

Q2n101↑0×××××0Q0n

Q1n

Q2n左移110↑×1××××Q1n

Q2n

Q3n1110↑×0××××Q1n

Q2n

Q3n0保持100×××××××Q0n

Q1n

Q2n

Q3n2023/7/7469.3.3集成计数器

功能：对时钟脉冲CP

计数。应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。分类：按数制分：二进制计数器、十进制计数器、N进制(任意进制)计数器按计数方式分：加法计数器、减法计数器、可逆计数按时钟控制分：同步计数器异步计数器2023/7/7471.集成二进制计数器74LS161

74LS161是4位二进制同步加法计数器，它除了有二进制加法计数功能外，还具有异步清零、同步并行置数，保持等功能。

74161Q0Q1Q2Q3TLDCOCPPCR

D0

D1D2D3000000110011逻辑功能示意图1234567816151413121110974161VCCCOQ0Q1Q2Q3T

LDCR

CP

D0

D1D2D3P

地引脚排列图2023/7/74874161的状态表

输入

输出备注CRLDP

TCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

计数保持保持清零置数C=074161CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D02023/7/74974161的状态表

输入

输出

注CRLDP

TCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

计数保持保持0清零置数CR

=

1,LD

=

1,CP，P

=T

=

1二进制同步加法计数PT

=0CR

=

1，LD=

1，保持若T

=0CO=0若T

=1741612023/7/750二进制同步加法计数器的状态表

输入脉冲数10000000120001001030010001140011010050100010160101011070110011180111100091000100110100110101110101011121011110013110011011411011110151110111116111100002023/7/7512.十进制计数器

（8421BCD码）十进制同步加法计数器74LS16000000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图1234567816151413121110974160VCCCOQ0Q1Q2Q3T

LDCR

CP

D0

D1D2D3P

地2023/7/7523.利用集成计数器构成N进制计数器级联N1和N2进制计数器，容量扩展为N1N2N1进制计数器N2进制计数器CP进位CCP（1）集成计数器计数长度的扩展

74161(1)Q0Q1Q2Q3TLDCOCPPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3TLDCOCPPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

2562023/7/753（2）用反馈清零法获得任意进制计数器

当计数到SN

时，立即产生清零信号，使返回S0状态。（瞬间即逝）思路：步骤：1.写出状态SN

的二进制代码；2.求归零逻辑表达式；3.画连线图。[例]用74161构成十二进制计数器。状态S12的作用：产生归零信号74161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11CO0&异步清零2023/7/7544.数字钟

数字钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成。石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。（1）振荡器:由CC4069非门IC1-1，IC1-2、f0=32768Hz的石英晶体振荡器、电阻和电容组成（2）分频器:由两个74LS393IC2、IC3组成2023/7/755（3）计数器:由六个74LS160IC4、IC5、IC6、IC7、IC8、IC9和相应的门电路组成。（4）译码和显示电路：由六个74LS247IC10、IC11、IC12、IC13、IC14、IC15、IC16和六个数码管组成。（5）时间校准电路：时间校准电路的作用是当计时器刚接通电源或走时出现误差时，实现对“时”、“分”、“秒”的校准，由四2输入与门74LS08、四2输入或门74LS32、四2输入或非门74LS02等组成。

2023/7/756数字钟电路图

2023/7/7579.3.4十进制加减/译码/锁存驱动电路

CD40110及其应用CD40110能完成十进制的加法、减法、进位、借位等计数功能，并能直接驱动小型七段LED数码管。1.CD40110逻辑功能agTERLECPDVSSVDDbcdeQBOQCOCPU12345678161514131211109fCD401102023/7/758

CD40110功能表CPUCPDLETER计数器功能显示↑×000

加1计数

随计数器显示×↑000减1计数随计数器显示↓↓××0保持保持××××1清零0×××10禁止不变↑×100加1计数不变×↑100减1计数不变2023/7/7592.数显式脉搏测试仪2023/7/7609.3.54位十进制定时/减法计数集成电路

TEC9410及应用TEC9410是四位十进制减法定时、计数专用集成电路，采用大规模CMOS工艺制作。它具有集成度高、抗干扰能力强、功能齐全、性能可靠、外围元件少等优点。1.TEC9410工作原理

该集成电路由振荡及分频、数码预置、四位BCD码减法计数器、七段译码驱动、LED动态扫描等电路组成。2023/7/7612.TEC9410的引脚功能

9脚：置数，计数控制端

7、6、5、4脚：LED显示扫描信号和预置数选通信号，高电平有效。27、1、2、3脚：拨盘预置数输入信号15、16脚：外接晶体振荡器12脚：4位BCD码计数器第2位控制输入端12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO2023/7/76217脚：级联借位信号

25脚：级联控制端10脚：计数脉冲输入端18～24脚：驱动七段LED显示器的输入信号13、11、8脚：0.01s、1s、1min时基信号输出端26脚：输出端，当4位计数器减为零时，ZO=1，同时停止计数

2.TEC9410的引脚功能

(续)12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO2023/7/7633.应用电路

2023/7/7649.3.6多功能程控彩灯CD71061P及其应用CD71061P是一种专用的多功能程控彩灯集成电路，采用大规模CMOS工艺制作，它具有集成度高、抗干扰能力强、功能齐全、扩展简便、外围元件少等优点。1.CD71061P的引脚功能CD71061P由振荡器，扩展开关，时序脉冲发生器，花样控制器，译码器，花样控制器和驱动器组成。2023/7/76515、1、2、3脚：为花样编程控制端12、11、10、9、7、6、5、4脚：信号输出端13脚：为振荡器外接阻容元件端14脚：为扩展端VDDAPPRCQ1Q2Q3Q4B2B3B4Q8Q7Q6Q5VSSB1123456789101112131415162023/7/7662.CD71061P的应用电路花样编程R100ΩB1B2B3B4RCQ1Q8Q2Q3Q4Q5Q6Q7VSSVDD3VSC147µFC20.1µFRP1MICCD71061P161512313845679101112VD1~VD82023/7/767

程控花样变化表序号B1B2B3B4花样输入1VSSVSSVSS0弹性胀缩2VSSVSSVDD0全亮间隔闪亮3VSSVDDVSS0向左倒流水4VSSVDDVDD0向右顺流水5VDDVSSVSS0向右依次亮同时熄6VDDVSSVDD0同时亮向左依次熄7VDDVDDVDD0弹性胀缩、全亮间隔闪亮、向左倒流水……循环8VSSVDDB4B3向左倒流水、向右顺流水自动循环9VDDVSSB4B3向右依次亮同时熄、同时亮向左依次熄10VSSVSSB4B3弹性胀缩、全亮间隔闪亮2023/7/768CD71061P的扩展电路

花样编程B1B2B3B4RCQ1Q8VSSVDD6VSC110µFC20.1µRP1MIC1CD71061P1615123138412IC2IC9R1~R81k×8共8路5411452.32.31VD×n8VD×nVD01N4001IC1~IC8TWH8778×8R9R162023/7/7699.4集成555定时器及其应用

电阻分压器电压比较器基本RS触发器复位输入端(0)输出缓冲反相器晶体管TvovICvI1vI2vo’C1C2+--+(1