第六章数电课件

第六章数电课件第一页，共四十五页，编辑于2023年，星期五第六章时序逻辑电路第二页，共四十五页，编辑于2023年，星期五6.1时序逻辑电路的特点和逻辑功能的描述一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加

2.电路结构上

①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出第三页，共四十五页，编辑于2023年，星期五二、时序电路的一般结构形式与功能描述方法第四页，共四十五页，编辑于2023年，星期五可以用三个方程组来描述：第五页，共四十五页，编辑于2023年，星期五三、时序电路的分类1.同步时序电路与异步时序电路同步：所有触发器都是在同一时钟操作下,状态转换是同步发生的异步：不是所有的触发器都使用同一个时钟信号,因而在电路转换过程中触发器的翻转不是同步发生的2.Mealy型和Moore型Mealy型：Moore型：第六页，共四十五页，编辑于2023年，星期五6.2时序电路的分析方法分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。一般步骤：①根据给定的逻辑图写出存储电路中每个触发器输入端的逻辑函数式，得到电路的驱动方程。②将每个触发器的驱动方程代入它的特性方程，得到电路的状态方程。③从逻辑图写出输出方程。④为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的状态转换表，画出电路的状态转换图或时序图。第七页，共四十五页，编辑于2023年，星期五例：第八页，共四十五页，编辑于2023年，星期五状态转换表

00011011001/110/011/000/0111/000/001/010/1第九页，共四十五页，编辑于2023年，星期五二、状态转换图第十页，共四十五页，编辑于2023年，星期五四、时序图第十一页，共四十五页，编辑于2023年，星期五6.3常用的时序逻辑电路6.3.1寄存器①用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。②只要求其中每个触发器可置1，置0。例1：第十二页，共四十五页，编辑于2023年，星期五74LS175第十三页，共四十五页，编辑于2023年，星期五6.3.2移位寄存器（代码在寄存器中左/右移动）具有存储+移位功能第十四页，共四十五页，编辑于2023年，星期五第十五页，共四十五页，编辑于2023年，星期五器件实例：74LS194A，左/右移，并行输入，保持，异步置零等功能并行输入并行输出第十六页，共四十五页，编辑于2023年，星期五R’DS1S0工作状态0XX置零100保持101右移110左移111并行输入第十七页，共四十五页，编辑于2023年，星期五6.3.3计数器用于计数、分频、定时、产生节拍脉冲等分类：按时钟分，同步、异步按计数过程中数字增减分，加、减 …… 第十八页，共四十五页，编辑于2023年，星期五1.异步计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。电路的状态按照状态转换图循环工作。第十九页，共四十五页，编辑于2023年，星期五异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。第二十页，共四十五页，编辑于2023年，星期五2.同步计数器（1）同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：T0始终等于1第二十一页，共四十五页，编辑于2023年，星期五第二十二页，共四十五页，编辑于2023年，星期五器件实例：SN74163同步置0工作模式0XXX置零10XX预置数X1101保持X11X0保持（C=0）1111计数表示只有CLK上升沿达到时的信号才起作用第二十三页，共四十五页，编辑于2023年，星期五②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数减1时，若第i位以下皆为0时，则第i位应当翻转，否则应保持不变。由此得出规律，若用T触发器构成计数器，则每一位触发器的驱动方程为

T0始终等于1第二十四页，共四十五页，编辑于2023年，星期五第二十五页，共四十五页，编辑于2023年，星期五(2)同步十进制计数器①加法计数器

基本原理：在同步十六进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。第二十六页，共四十五页，编辑于2023年，星期五能自启动第二十七页，共四十五页，编辑于2023年，星期五器件实例：74SN160异步置0工作模式X0XXX置010XX预置数X1101保持X11X0保持（C=0）1111计数第二十八页，共四十五页，编辑于2023年，星期五（3）任意进制计数器的构成方法

用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制第二十九页，共四十五页，编辑于2023年，星期五N>M原理：计数循环过程中设法跳过N－M个状态。具体方法：置零法置数法第三十页，共四十五页，编辑于2023年，星期五同步置零和异步置零法例：将同步十六进制计数器74163→十二进制计数器同步置0法，如双线所示，实现如下图所示

异步置0如虚线所示第三十一页，共四十五页，编辑于2023年，星期五置数法

例：将同步十进制计数器74160接成七进制计数器

同步预置数（如实线箭头所示），进位输出信号C由S9状态译出，所以反向后作为所需的低电平。第三十二页，共四十五页，编辑于2023年，星期五N<M①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态第三十三页，共四十五页，编辑于2023年，星期五例：用74160接成一百进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数第三十四页，共四十五页，编辑于2023年，星期五例：用两片74160接成一百进制计数器并行进位法串行进位法第三十五页，共四十五页，编辑于2023年，星期五②M不可分解采用整体置零和整体置数法：先用两片接成M’>M的计数器然后再采用置零或置数的方法第三十六页，共四十五页，编辑于2023年，星期五例：用74160接成二十九进制

工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数第三十七页，共四十五页，编辑于2023年，星期五例：用74160接成二十九进制整体置零（异步）整体置数（同步）第三十八页，共四十五页，编辑于2023年，星期五6.4同步时序逻辑电路的设计方法6.4.1简单同步时序逻辑电路的设计设计的一般步骤一、分析设计要求，找出电路应有的状态转换图或状态转换表1.确定输入/输出变量、电路状态数。2.定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。3.按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。二、状态化简若两个电路状态在相同的输入下有相同的输出，并转向同一个次态，则称为等价状态；等价状态可以合并。第三十九页，共四十五页，编辑于2023年，星期五三、状态编码1.确定触发器数目。2.给每个状态规定一个n位二制代码。（通常编码的取法、排列顺序都依照一定的规律）四、从状态转换图或状态转换表求出电路的状态方程，驱动方程和输出方程。五、根据得到的驱动方程和输出方程画出逻辑图。六、检查所设计的电路能否自启动。第四十页，共四十五页，编辑于2023年，星期五例：设计一个串行数据检测电路。正常情况下串行的数据不应连续出现3个或3个以上的1。当检测到连续3个或3个以上的1时，要求给出“错误”信号。一、建立电路的状态转换图二、状态化简用A（1位）表示输入数据用Y（1位）表示输出（检测结果）第四十一页，共四十五页，编辑于2023年，星期五三、规定电路状态的编码取n=2，取的00、01、10为则，第四十二页，共四十五页，编辑于2023年，星期五四、选用JK触发器，求方程组五、画逻辑图第四十三页，共四十五页，编辑于2023年，星期五六、检查电路能否自启动能自启动将无效状态代入状态方程和输出方程计算，得到A=1时次态转为10、输出为1；A=0时次态