数字电路第十章可编程逻辑器件

数字电路第十章可编程逻辑器件中职课件试题资源下载：第一页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：§１０.1概述每个器件的逻辑规模小，功耗相对比较大，用其构成的系统布线复杂，占用PCB(PrintedCircuitBoard)板面积大。按逻辑功能数字电路可分为:1.通用型:TTL74系列、CMOS4000系列等第二页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：2。专用型：为专门限定的产品或应用设计的产品ASIC-----ApplicationSpecificintegratedCircuit专用型比通用型用量少，因而设计成本与制造成本都高，第三页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：ASIC全定制半定制PLD用户不可改硬件的软化设计HCPLD3。CPLD--complex4。FPGA--FieldGate2.GAL--Generic1.PAL--ArraylogicEPLD第四页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：硬件的软化设计一个器件的逻辑功能可以通过编程来配置.第五页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：ISP--InSystemprogrammer技术这种技术指的是:只要把器件插入系统内部的电路板上,就能对其进行编程或再编程,从而使电子系统具有极强的灵活性和适用性.这类器件是用E2PROM或FLASHMEMORY存储编程信息的.第六页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：ICR---InCircuitReconfigurability这类器件利用SRAM存储信息,不需要在编程器上编程,可直接在PCB上对器件编程.通常编程信息存于外附加的EPROM,E2PROM或软硬盘上,在系统工作之前,先将存于器件外的编程信息输入到器件内的SRAM里,然后器件才开始工作.第七页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：可编程器件的构成：逻辑单元阵列门反相器、触发器、宏单元可编程局部互联资源联线资源I/O单元此阵列可编程为所需得逻辑功能组合此为可编程的开关阵列第八页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：PLD中逻辑器件的符号:1.互补缓冲器AAA2.固定连接3.编程连接4.被擦除第九页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：5.与逻辑&Z=ACEABCDEZ=A+C+EABCDE6.或逻辑第十页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：§１０.2可编程阵列逻辑（PAL）可编程与阵列、固定的或阵列和输出反馈单元构成。沿用了prom中的熔丝式双极型工艺。它又分为：1。基本与或阵列型PAL第十一页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：2。可编程输入/输出型2〕输入输出端的数目可根据实际需要来配置即提供双相输入/输出功能.适于用来设计编码、译码器、数据选择器。也可用来做串行数据移位。它具有三态输出缓冲器和反馈缓冲器。因而1〕可构成简单的触发器PAL第十二页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：3。带反馈的寄存型结构在可编程输入/输出型的基础上加了一个D触发器以及共用时钟和共用输出使能端因此，它具有记忆功能可构成计数器、移位寄存器等同步是序逻辑PAL第十三页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：4。带异或的寄存器型结构8个乘积项分两组相或，然后作异或运算在带反馈的寄存型结构基础上，将其内部可使一些时序电路设计得到简化PAL第十四页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：5。算术选通反馈型结构在带异或的寄存器型结构基础上，将输入信号B与反馈信号A经算术选通后，再加到与阵列的输入端。用于实现加、减、大于、小于等算术运算PAL第十五页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：&&&&&&&AB1A+BAABAB0AB算术选通第十六页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：6.异步可编程寄存器输出型结构器件内部的D触发器的CP端、S端与R端均由专用乘积项单独编程控制。而D端的电平由极性控制输入决定。适合于设计复杂异步时序逻辑电路PAL第十七页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：极性控制－－用异或门来实现11＝1＝1011110输出高电平有效输出低电平有效异或门或门第十八页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：§１０.３通用阵列逻辑（GAL）GALPAL型GALISP型GALFPLA型GALFPAL－FieldProgrammableLogicArray第十九页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：PAL型GALPAL+OLMC+ILMC+BLMC=GALOutputlogicMacrocell输出逻辑宏BurylogicMacroCell隐埋逻辑宏此逻辑单元不与I/O引出端相联第二十页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：宏单元输出结构在器件的输出与反馈通路中增加了多路选择器，大大增强了输出和反馈的灵活性GAL第二十一页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：§１０.４CPLD复杂可编程器件CPLD由GAL发展而来,其主体仍是与阵列和逻辑宏结构分区阵列结构从内部结构来看,可分两大类:第二十二页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：总结：从电路原理图可得知:PAL----输出结构固定,只能一次编程GAL----增加了输出宏,使编程更灵活与阵列可编程或阵列固定与阵列可编程没有独立的或阵列.或门放在OLMC中了第二十三页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：CPLD---增加了与或规模,输出宏数目,再新增了隐埋逻辑宏,开关矩阵.编程数据存在:EEprom中现在的电子设备，单纯用模拟电路实现的少，一般都是：第二十四页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：微弱信号放大高速数据采集大功率输出采用模拟电路信号处理控制采用数字电路CPU,MEMORY,PLD第二十五页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：以至现在许多电子系统仅由三种标准器件构成:1.CPU微处理器2.MEMORY存储器3.CPLD、FPGA可编程器件第二十六页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：HDL作功能描述逻辑综合LogicSynthsis布局布线器件实现门级仿真功能验证TOP---DOWN第二十七页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：TOP--DOWN设计方法的优点:1.从功能描述开始,到物理实现,这个过程符合人的设计思维。2。功能设计可完全独立于物理实现。HDL可不含任何器件的物理信息，到最后才选器件。3。设计可再利用，设计结果完全可以以一种知识产权的方式用于不同的产品设计中。第二十八页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：采用TOP－DOWN的设计其结果的优劣取决于三个因素：1。描述手段：VHDL、Verilog2。设计方法:Style要经验3。设计工具第二十九页，共三十二页，编辑于2023年，星期三中职课件试题资源下载：原理图输入网