数字电路基础ch同步时序逻辑电路的设计演示文稿

数字电路基础ch同步时序逻辑电路的设计演示文稿当前第1页\共有38页\编于星期日\2点优选数字电路基础ch同步时序逻辑电路的设计ppt当前第2页\共有38页\编于星期日\2点6.3同步时序逻辑电路的设计

同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。当前第3页\共有38页\编于星期日\2点设计要求原始状态图最简状态图画电路图检查电路能否自启动12466.3时序逻辑电路的设计方法6.3.1时序电路的设计步骤：选触发器，求时钟、输出、状态、驱动方程5状态分配3化简当前第4页\共有38页\编于星期日\2点(1)根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简-----求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。当前第5页\共有38页\编于星期日\2点(3)状态编码（状态分配）；(4)选择触发器的类型(6)画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程；（M:状态数;n:触发器的个数）2n-1<M≤2n

当前第6页\共有38页\编于星期日\2点例1用D触发器设计一个8421BCD码同步十进制加计数器。

8421码同步十进制加计数器的状态表000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序6.3.2同步时序逻辑电路设计举例当前第7页\共有38页\编于星期日\2点000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态现态计数脉冲CP的顺序(2)确定激励方程组0000100100011110011010100010110001001000激励信号D3、D2、D1、D0是触发器现态的函数D3、D2、D1、D0、是触发器现态还是次态的函数？当前第8页\共有38页\编于星期日\2点画出各触发器激励信号的卡诺图

当前第9页\共有38页\编于星期日\2点画出完全状态图电路具有自启动能力(3)画出逻辑图，并检查自启动能力当前第10页\共有38页\编于星期日\2点画出逻辑图T当前第11页\共有38页\编于星期日\2点复位电路VCCVCCRESETRESET当前第12页\共有38页\编于星期日\2点例2:例2设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。a——初始状态;b——A输入1后;c——A输入11后;d——A输入110后。2.）定义输入输出逻辑状态和每个电路状态的含义；1.）确定输入、输出变量及电路的状态数:输入变量：A状态数：4个输出变量：Z解:(1)根据给定的逻辑功能建立原始状态图和原始状态表当前第13页\共有38页\编于星期日\2点

2.状态化简列出原始状态转换表b/0a/0dc/0d/1cc

/0a

/0bb

/0a

/0aA=1A=0次态/输出现态c/0a/1cc/0a/0bb/0a/0aA=1A=0次态／输出现态abc0/01/00/01/01/00/1当前第14页\共有38页\编于星期日\2点3、状态分配令a=00，b=01，c=11，11

/000

/11111

/000

/00101

/000

/000A=1A=0Q1n+1Q0n+1／Y现态Q1Q04、选择触发器的类型触发器个数:两个。类型：采用对CP下降沿敏感的JK触发器。abc0/01/00/01/01/00/1当前第15页\共有38页\编于星期日\2点

5.求激励方程和输出方程11

/000

/11111

/000

/00101

/000

/000A=1A=0Q1n+1Q0n+1／Y现态Q1Q0J=XK=1J=1K=XJ=XK=0J=0K=X状态转换真值表及激励信号K0J0K1J1激励信号YA0000000××00010100××1010000

0××1×00111101××0110001×1×1111110×0当前第16页\共有38页\编于星期日\2点

卡诺图化简得激励方程输出方程Q1Q0AQ1Q0AQ0AQ1Q1Q0AQ0AQ1当前第17页\共有38页\编于星期日\2点

6.根据激励方程和输出方程画出逻辑图,并检查自启动能力激励方程输出方程当前第18页\共有38页\编于星期日\2点当=10时100001110/01/00/01/01/00/10/11/0输出方程能自启动检查自启动能力和输出A=0

=00A=1

=11当前第19页\共有38页\编于星期日\2点输出方程修改电路当前第20页\共有38页\编于星期日\2点思考若不用激励表,而用求状态方程的方法,结果如何?当前第21页\共有38页\编于星期日\2点当前第22页\共有38页\编于星期日\2点例3用D触发器设计状态变化满足下状态图的时序逻辑电路当前第23页\共有38页\编于星期日\2点1、列出原始状态表原始状态表f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）当前第24页\共有38页\编于星期日\2点f/1a/0gf/1g

/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）第一次化简状态表f/1e

/0ff/1a/0ef/1e

/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）2、状态表化简当前第25页\共有38页\编于星期日\2点011/1000/0100011/1100/0011011/0000/0010011/0010/0001001/0000/0000A=1A=0次态/输出（Sn+1/Y）现态（Sn）已分配状态的状态表3、状态编码a=000;b=001;c=010;d=011;e=100最后简化的状态表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次态/输出（Sn+1/Y）现态（Sn）当前第26页\共有38页\编于星期日\2点三种状态分配方案状态方案1自然二进制码方案2格雷码方案3“一对一”a00000000001b00100100010c01001100100d01101001000e10011010000当前第27页\共有38页\编于星期日\2点状态转换真值表11101001000000011110111000010110011010100000001001101100001001000100100000000000Y(D0)(D1)(D2)A3、求激励方程、输出方程当前第28页\共有38页\编于星期日\2点

当前第29页\共有38页\编于星期日\2点画出逻辑电路当前第30页\共有38页\编于星期日\2点画出完整的状态图，检查所设计的计数器能否自启动.当前第31页\共有38页\编于星期日\2点1建立原始状态图例4设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。状态化简2状态分配3已经最简。已是二进制状态。当前第32页\共有38页\编于星期日\2点4选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：当前第33页\共有38页\编于星期日\2点状态方程不化简，以便使之与JK触发器的特性方程的形式一致。当前第34页\共有38页\编于星期日\2点比较，得驱动方程：电路图5也可直接画驱动的卡诺图

YFF0FF1FF2CPQ1Q1Q2Q21JC11K1JC11K1JC11K&Q0Q0&1&&当前第35页\共有38页\编于星期日\2点检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。当前第36页\共有38页\编于星期日\2点例5：设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入Y 0000000010001101建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转