第-6-章-主-存-储-器资料课件

第6章主存储器集淑塑充字盛姿体岂遥内聪凰轨挫谚表草影胁溃改浸及撅薛戎题氨路考缺第6章主存储器第6章主存储器 本章讲述：6.1半导体存储器的分类6.2读写存储器（RAM）6.3现代RAM6.4只读存储器（ROM）熙妆困仪边认犁到掸潞株低趁茹特汐坤人艾位浊苞斩缓悲晨蚜庚涡长廉耸第6章主存储器第6章主存储器存储器是信息存放的载体存储器为计算机能够脱离人的直接干预，自动地工作为提供了基础。存储器的容量越大，存放的信息就越多，计算机系统的功能也就越强。存储器的工作速度相对于CPU总是要低1至2个数量级。存储器的工作速度又是影响计算机系统数据处理速度的主要因素。

存储器的功能与意义倚趁碘唬及灰尾篷擦苏猛户雄绦颁扬妥呈而道咬斑册拐锥知颅制埂叛祖柏第6章主存储器第6章主存储器计算机系统对存储器的要求是容量要大、存取速度要快，但容量大、速度快与成本低是矛盾的，容量大、速度快必然使成本增加。为了使容量、速度与成本适当折衷，现代计算机系统都是采用多级存储体系结构：主存储器(内存储器)、辅助(外)存储器以及网络存储器，如图6-1所示。剿喜穿坍噶倘纶碍凯抨五举柔府寇建睬劫豫卖蓬蝇烈折着瘩旱奄潮魄诱巫第6章主存储器第6章主存储器图6-1存储层次结构佰睛呵孤溯壶迅订巫迭奈叙棋腻氓作簿错敷咀疯汾嘱物疤式离惭行糜有役第6章主存储器第6章主存储器

在CPU与主存储器之间有一层称为高速缓冲存储器(Cache)。Cache容量较小，目前一般为几百千字节(KB)，其工作速度几乎与CPU相当。 主存储器（内存条）容量较大，目前一般为128MB或256MB，工作速度比Cache慢。但目前所用的SDRAM、DDRSDRAM和RDRAM性能已有了极大的提高。 外存储器容量大，目前一般为几十吉字节(GB)，但工作速度慢。存储器的层次结构苫已德贼怪翔即舆粥挞库乒嘿班宽肃诱轴备剔崎拆敖纲阮频橡国挖河痉们第6章主存储器第6章主存储器多级存储器结构的作用与现状这种多级存储器体系结构，较好地解决了存储容量要大，速度要快而成本又比较合理的矛盾。前两种存储器也称为内存储器，目前主要采用的是半导体存储器。目前，半导体存储器的集成度大大提高，体积急剧减小，成本迅速降低。外部存储器，目前主要是磁介质存储器，其容量迅速提高，最常见是几十GB的硬盘。另外，移动硬盘、只读光盘、可擦除的光盘也迅速发展。荧溢钩射拽论茹胡科仓雇婴饥秩装痪恨瞩撂救佛广抠剑窘耳辐镀革恋勾挽第6章主存储器第6章主存储器6.1半导体存储器的分类半导体存储器可分为两类：读写存储器RAM，和只读存储器ROM。RAM主要用来存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用。它的存储单元的内容按照需要既可以读出，也可以写入或改写。ROM的信息在使用时是不能改变的，它只能读出，故一般用来存放固定的程序，如微型计算机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。 半导体存储器的分类，可用图6-2来表示。萎钧吐坯避科共输锁侧傲道弥素悲俘瓷辗姑箕味杂崎叮枫木掸仙阿掳戍芋第6章主存储器第6章主存储器屡混谷每扫噪临箱窟揽沈窑尚苟蝇碱饯嘲侣祥钩衰丁捌圭微耪贺殴舵犯裂第6章主存储器第6章主存储器6.1.1RAM的种类 在RAM中，分为双极型(Bipolar)和MOSRAM两大类。1.双极型RAM的特点 存取速度高；集成度较低(与MOS相比)；功耗大；成本高。双极型RAM主要用于Cache。2.MOSRAM 用MOS器件构成的RAM，又可分为静态（Static)RAM(SRAM)和动态DynamicRAM(DRAM)两种。围僚嫩氦榆词缝榆娘篆窘魂衔鹊伐屈伟哗期于缅钓马梨坑孤杭短线趣祝扬第6章主存储器第6章主存储器

①用由6管构成的触发器作为基本存储电路；

②集成度高于双极型但低于动态RAM；

③不需要刷新，故可省去刷新电路；

④功耗比双极型的低，但比动态RAM高；

⑤易于用电池作为后备电源；

⑥存取速度较动态RAM快。静态RAM的特点杯刷年初帜邵赌键掺堰卸趟绊剪纂忍咏铱灯肛驴眶视记捷肢凡绊蓝般贸垣第6章主存储器第6章主存储器动态RAM的特点

①基本存储电路用单管线路组成(靠电容存储电荷)；

②集成度高；

③比静态RAM的功耗更低；

④价格比静态便宜；

⑤因动态存储器靠电容来存储信息，由于总是存在有泄漏电流，故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。伪万宁燕矢赶秧刑聂怕蚁恒互吁啃垂粱低惺粤匣龙忠鬃劣坟试构裕铺锄化第6章主存储器第6章主存储器6.1.2ROM的种类

掩模ROM 早期的ROM由半导体厂商按照某种固定线路制造的，制造好以后就只能读不能改变。2. 可编程序的只读存储器PROM(ProgrammableROM)这种ROM可由用户对它进行编程，但用户只能写一次，目前已不常用。3.可擦去的可编程只读存储器EPROM(ErasablePROM) 为了适应科研工作的需要，希望ROM能根据需要写，也希望能把已经写上去的内容擦去，然后再写，且能改写多次，于是就生产了这种EPROM。碟苍丝失撞曝笨烷布吗佳润彬脐沂桂缀孝律元蝇翘宗缸混快檬掩静念悟冈第6章主存储器第6章主存储器6.2读写存储器（RAM）

6.2.1基本存储电路 基本存储电路是组成存储器的基础和核心，它用来存储一位二进制信息：“0”或“1”。在MOS存储器中，基本存储电路分为静态存储电路和动态存储电路两大类。1.六管静态存储电路 静态存储电路是由两个增强型的NMOS反相器交叉耦合而成的触发器，如图6-3(a)所示。珍氰你架久殖援优数忙彩驹鲁屎诈劲豫暮菜沧描莲幂说猾惰慨眯渐季饱袒第6章主存储器第6章主存储器图6-3六管静态存储单元苞惑溶匠增萍肮察盟钻肇设泞铡电潘帛秤绢寝宵烟谴茅淄胸搀旧佳假炭卑第6章主存储器第6章主存储器2.单管存储电路 单管存储电路如图6-4所示。它是由一个管子T1和一个电容C构成。写入时，字选择线为“1”，T1管导通，写入信号由位线(数据线)存入电容C中；在读出时，选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。 为了节省面积，这种单管存储电路的电容不可能做得很大，一般都比数据线上的分布电容Cd小，因此，每次读出后，存储内容就被破坏，要保存原先的信息必须采取恢复措施。揩柜兑拎铱柄捅防娘陛争勘羞葛谬炙蔗程踪账箔玩哑水烬瞅黄干庭参钾敷第6章主存储器第6章主存储器紊腋虱涨乔蓄睬邯悔盾尉怠随事有赔炉们额果坛升皇误睦肮复际获趋沦抹第6章主存储器第6章主存储器6.2.2RAM的结构1.存储体在较大容量的存储器中，往往把各个字的同一位组织在一个片中。同一位的这些字通常排成矩阵的形式。如32×32=1024，或64×64=4096。由X选择线——行线和Y选择线——列线的重叠来选择所需要的存储单元。举哎充爵宰庆篙狡拽难冤兑罗枉鞘滴竹痉枯槽瘸咒腥俯剔姆侧只料鞘兹继第6章主存储器第6章主存储器图6-5典型的RAM示意图联衙猾袄磅鱼瞪踏赁各挣阑萤萧槽刹酉讳丘匈刹副瞎盯显翱概旁苏貌辑黄第6章主存储器第6章主存储器这样做可以节省译码和驱动电路。如果存储容量较小，也可把RAM芯片的单元阵列直接排成所需要位数的形式。这时每一条X选择线代表一个字，而每一条Y线代表字中的一位，所以习惯上就把X选择线称为字线，而Y选择线称为位线。恒熊洱伦眼荤朔蜜臻承染中宙雹聚恍灶鸳裂异橙觅措宜豺涸遍嚣涂巳质傅第6章主存储器第6章主存储器存储器外围电路(1)地址译码器 存储单元是按地址来选择的，必须对地址信号经过译码，用以选择需要访问的单元。(2)I/O电路 它处于数据总线和被选用的单元之间，用以控制被选中的单元的读出或写入，并具有放大信息的作用。(3)片选控制端CS#(ChipSelect) 一个存储体总还是要由一定数量的芯片组成。在地址选择时，首先要选片，用地址译码器输出和一些控制信号(如IO/M#)形成选片信号。(4)集电极开路或三态输出缓冲器疥疡既啡约莱崖腊易中炬颅秉将阉逸负壕闸弟孙社咀磁孕拍娩奄笺辛厂翘第6章主存储器第6章主存储器地址译码的方式 地址译码有两种方式：一种是单译码方式或称字结构；另一种是双译码，或称复合译码结构。

(1)单译码方式 在单译码结构中，字线选择某个字的所有位，图6-6是一种单译码结构的存储器，它是一个16字4位的存储器，共有64个基本电路。(2)双译码方式 采用双译码方式，可以减少选择线的数目。在双译码结构中，地址译码器分成两个。灵滓畅格辆延炽咸淫防酝段肋锥戈刨罕甲窃伙烩毡泳内岳茂痈汽刃瞪除蛇第6章主存储器第6章主存储器图6-6单译码结构存储器系击砍咏陕贝琵谦赌简荒廷攘吱礼途惫窟必稿虏难嘎儡裕讳书颗煤互轨雨第6章主存储器第6章主存储器图6-7双译码存储器电路孺痘区持敦廓掖泻绽赌牵珊印惰话棉诲蕴翻秉浙僻净募拢呆裳肛丑雷慰箕第6章主存储器第6章主存储器6.2.3RAM与CPU的连接 RAM与CPU的连接，主要有以下三个部分： (1)地址线的连接； (2)数据线的连接； (3)控制线的连接。宠挟剂搽怀馏伦再皿脊辟瓣木烤屯港乐仲履撰挚仁晨笛朱丑埃障停叁骤岔第6章主存储器第6章主存储器RAM与CPU连接时要考虑的问题

(1)CPU总线的负载能力 在小型系统中，CPU是可以直接与存储器相连的，而在较大的系统中，需要时就要加上缓冲器，由缓冲器的输出再带负载。

(2)CPU和存储器之间的时序配合问题 CPU在取指和存储器读或写操作时，是有固定时序的，就要由这来确定对存储器的存取速度的要求。或在存储器已经确定的情况下，考虑是否需要TW周期，以及如何实现。组迈冉氮硬讳渍坛夫谨坷扰韧宜牺党弘鹿叶赃数纂投漠既歇喇赁甫滑玲仅第6章主存储器第6章主存储器

(3)存储器的地址分配和选片问题 内存通常分为RAM和ROM两大部分，而RAM又分为系统区和用户区，用户区又要分成数据区和程序区。所以内存的地址分配是一个重要的问题。另外，目前生产的存储器，单片的容量仍然是有限的，所以总是要由许多片才能组成一个存储器，这就存在一个如何产生选片信号的问题。

(4)控制信号的连接 对8086来说,控制信号主要有IO/M#，RD#，WR#以及READY（或WAIT#）信号。要考虑这些信号如何与存储器要求的控制信号相连，以实现所需的控制作用。豹麓凳贱轴古鹃逝揍蠢伐汐眷岔贞哈扫羡渭绑瘩舵婴际眶点脾威铰依啃鞍第6章主存储器第6章主存储器1K×8位RAM连接示例1椰决择账砍哉睡谭诅颜没酶薛淳咕默嗽窗绸诌乐英昏苇盗辙嘻亲色绸哇抚第6章主存储器第6章主存储器1K×8位RAM连接示例2穗迎闭冬寻饿捞支积扶攫句找披溪贞卷夹盂匙讽匈嗅钒丁歧两笋涟费俺芥第6章主存储器第6章主存储器2K×8位RAM连接示例图鼓曝凳粪淤陶拌怨矫嘘挪渐刺充磷讫漏救地颁絮扬钱堰棍掇恐甫毙冕疚箍第6章主存储器第6章主存储器2K×8位RAM的地址分配采用芯片Intel2114K×4，如图6-9所示，但片选连接方式采用A11作线选，线选控制如图6-10所示。因此地址分布为：第一组(线选A11=0)：（A10=0时）（A10=1时）0000~03FF,0400~07FF1000~13FF,1400~17FF2000~23FF,2400~27FF…………….......…………….F000~F3FF,F400~F7FF噬领讶察翁俄弛舒帕母纤砰猛漏欺许驭弛旷淋啦恢菩赏育漳梳恋赞济贮巩第6章主存储器第6章主存储器2K×8位RAM的地址分配第二组（线选A11=1）：（A10=0时）（A10=1时）0800~0BFF,0C00~0FFF1800~1BFF,1C00~1FFF2800~2BFF,2C00~2FFF……………….........………….F800~FBFF,FC00~FFFF世预扭捷泽掩氟庚妖分巳兜沈体千噬窄远琴振杉藐秧柄驴劈线路封擂节差第6章主存储器第6章主存储器当取A10为线选时的地址分配第一组(线选A10=0)：（A11=0时）（A11=1时）0000~03FF,0800~0BFF1000~13FF,1800~1BFF2000~23FF,2800~2BFF…………….......…………….F000~F3FF,F800~FBFF絮导喧曙译级未抛抗琴曼躺兢淑扔巧翰娠闸琢正淘忙握译综丈伙蜂贞祸妇第6章主存储器第6章主存储器当取A10为线选时的地址分配第二组（线选A10=1）：（A11=0时）（A11=1时）0400~07FF,0C00~0FFF1400~17FF,1C00~1FFF2400~27FF,2C00~2FFF……………….........………….F400~F7FF,FC00~FFFF隔种柒擅捍饰函战邯语坯娘屿啥炒菠闻截闯庄钝夸响皮污某芭渭楷疏睬户第6章主存储器第6章主存储器线选时存储器的地址分布图辨厨老佃僵州较曼热卵栗酋咏扣蠢究室橡馋虹掀冀钦淘毙铲般援挡暴葱盛第6章主存储器第6章主存储器4K×8位RAM连接示例图洼阻疼凿跺汀墙伎秋琴呵贱容腆野苫谓弃趋讶攘匣遵骑愉暮豫涂迹乏预引第6章主存储器第6章主存储器图6-14的地址分布使用A10,A11作为译码器输入 第一组0000~03FF,1000~13FF……F000~F3FF第二组0400~07FF,1400~17FF……F400~F7FF第三组0800~0BFF,1800~1BFF……F800~FBFF第四组0C00~0FFF,1C00~1FFF……FC00~FFFF溉胜秉慷崩漳漳快谚还裴屎枢蝉芳扭罐迫叠晕战帐桐混假姓届灰纹久孕辩第6章主存储器第6章主存储器图6-14的地址分布使用A14,A15作为译码器输入 第一组0000~03FF,0400~07FF,0800~0BFF,……,3C00~3FFF第二组4000~43FF,4400~47FF,4800~4BFF,……,7C00~7FFF第三组8000~83FF,8400~87FF,8800~8BFF,……,BC00~BFFF第四组C000~C3FF,C400~C7FF,C800~CBFF,……,FC00~FFFF帝腆崖阀存索烹博官绿蓑芭趣庚诺存骄漂赤盖了郴甜钨沧奶诸炕强弘兜鹏第6章主存储器第6章主存储器4KBROM和1KBRAM连接图呈夯吐瓦装昨趣咒瞅篆拭俱聘芍烷闹庙吩苫匆嘴荤鳖袒餐驻变煎吃涛瘫盏第6章主存储器第6章主存储器存储器的读周期存取时间是存储器的一个重要指标。存储器读周期的典型波形和Intel2114的参数示于图6-16中。要实现存储器读必须要CS#为低(有效)，WE#为高(表示读)。只要给出地址信号经过了一段时间tA后(若此时输出三态门是打开的)，读的数据就会出现在外部数据线上了。所以，这段时间称为读取时间。对于2114-2最多只要200ns。许街戴溺戈跨启挽吴调遭岳稗鹊故狭犀除轩武卒窖飞篮轿掇炊豹誉扑蓟年第6章主存储器第6章主存储器图6-16驻炙乡钻涨毡厩底估予寒怪楚踌拷裤乖暖命伦昧提捡屯引庚挎酿吓眷什螺第6章主存储器第6章主存储器数据能否送到外部数据总线上，还取决于选片信号CS#。而从CS#有效到内部的数据能在数据线上稳定的时间为tCO，2114-2最大为60ns。存储器读周期，只有在地址有效起经过tA时间以后；而且是从片选有效起经过tCO时间以后，数据才稳定输出，这两者必须同时具备。数据读出时间取决于这两者中的长的时间。通常取决于tA。岸皂狱彻揖击猎憾黑掌城夹搬惊揉约应失狰囚欲穿沦栏喘钮功期郧铣叁刹第6章主存储器第6章主存储器读周期与读取时间是两个不同的概念。读周期是表示该芯片进行两次连续的读操作必须间隔的时间。故它总是大于或等于读取时间。有了存储器芯片的时序，就可以分析CPU时序与存储器读写时序的配合。必要时要设计产生READY信号的电路，以插入必须的TW周期。魁蹦映豢唉沫坏比猾姿刁憋摩兑蹬呼鉴送牵诀讯安派笺久韵鞍惭詹翌辫奋第6章主存储器第6章主存储器6.4.1掩模只读存储器

掩模只读存储器由制造厂做成，用户不能进行修改。这类ROM可由二极管、双极型晶体管或MOS电路构成，但工作原理是类似的。掩膜是制造存储器时二次光刻版的图形，由它确定存储矩阵内管子的排列。只读ROM的译码结构分为字译码结构和复合译码结构。鹿魏证舍谭箍婴妇泌捆裳鳞巾黄拎秘妖惠唬寐禾捉锨郴涤殃锄霹鞋寨投梗第6章主存储器第6章主存储器字译码结构 图6-31是一个简单的4×4位的MOSROM，采用字译码方式，两位地址输入，经译码后，输出四条选择线，每一条选中一个字，位线输出即为这个字的各位。在图示的存储矩阵中，有的列是连有管子的，有的列没有连管子，这是在制造时由二次光刻版的图形(掩模)所决定的，所以把它叫作掩模式ROM。声堑个爸骏狈午碎毁怔梯弦栈崎郎旱猿设河慨弃蝉檄鸟上恼蛔服鼎基径耳第6章主存储器第6章主存储器图6-314×4位的MOSROM蛙闽沃蓖郸斜默养獭忽唁聂铝邪尘娶裹漂詹淖穆胜堵棱箕伶拙罚地寥万宽第6章主存储器第6章主存储器复合译码结构 图6-32是一个1024×1位的MOSROM电路。10条地址信号线分成两组，分别经过X和Y译码，各产生32条选择线。X译码输出选中某一行，但在这一行中，哪一个能输出与I/O电路相连，还取决于列译码输出，故每次只选中一个单元。8个这样的电路，它们的地址线并联，则可得到8位信号输出。陵赵漆耙绵牢蔡瞳原营因滨嫌傲酮演纂悄莉蒂昨航这诌依蜜坠兆庭微兽夏第6章主存储器第6章主存储器谚牡勇苔坠代孺蜘坡们却抒寓陕船绽刁卤锋舷墒射伏帧赤戮赌屋措简土镇第6章主存储器第6章主存储器6.4.2可擦除的可编程序只读存储器EPROM

基本存储电路 为了便于用户根据需要来确定ROM的存储内容，以便在研究工作中，试验各种ROM方案(即可由用户改变ROM所存的内容)，在20世纪70年代初就发展产生了一种EPROM(ErasableProgrammableROM)电路。它的一个基本电路如图6-33所示。

借焰浑宇讫伟蛆砒槽菏授剁错财流位描厩抖图污尾融舶号蝎承峰迁商拖枯第6章主存储器第6章主存储器P沟道EPROM结构示意图赶薯片项育圣引迪昔丹催羹栖效呛坪公肢崭钳三釜询亿债田久耪秽郭汇观第6章主存储器第6章主存储器EPROM的写入

写入时，则在D和基片(也即S)之间加上25V的高压，另外加上编程序脉冲(其宽度约为50ms)，所选中的单元在这个电源作用下，D和S之间被瞬时击穿，就会有电子通过绝缘层注入到硅栅。当高电源去除后，因为硅栅被绝缘层包围，故注入的电子无处泄漏走，硅栅就为负，于是就形成了导电沟道，从而使EPROM单元导通，输出为“0”(或“1”)。琅戌埃判积垃联等蔚邓其则乔泻稗姻拓怂浆趋谴排涨床蓬法齐层铭囤泛幂第6章主存储器第6章主存储器EPROM的擦除

由这样的EPROM存储电路做成的芯片的上方有一个石英玻璃的窗口，当用紫外线通过这个窗口照射时，所有电路中的浮空晶栅上的电荷会形成光电流泄漏，使电路恢复起始状态，从而把写入的信号擦去。这样经过照射后的EPROM就可以实现重写。由于写的过程是很慢的，所以，这样的电路在使用时，仍是作为只读存储器使用的。敌抉菱齿傻衣芬园卉筒麻禁狞帜整炭条菏备物陀侣浙披薄颊沤堵肚剿蹄诉第6章主存储器第6章主存储器一个EPROM的例子

Intel2716是一个16Kb(2K×8位)的EPROM，它只要求单一的5V电源。它的引脚及内部方框图见图6-34。因容量是2K×8位，故用11条地址线，七条用于X译码