西北农林科技大学TEC-XP实验指导书

计算机组成原理是计算机科学与技术专业、信管、软件工程的一门核课程之一，它在基础课和专业课之间起着重要的衔接作用，通过本课程的掌握计算机中核心部件“运算器、控制器、存储器、外设”的硬件组成、功能、控制方法及工作原理。本课程主要特点：知识面广、内容多、更新快，又加之教材不针对具体机型结构，学生学起来感觉空洞抽象、难以理整要素，通过这台实验机的学习，对掌握计算机的基本构造、实现方法、 第1章TEC-XP实验系统简介TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。3.指令系统支持多种基本寻址方式。其中一部分指令已实现，用于设计监控程序和用户的常规汇编程序，尚保留多条指令供实验者自己实现。位的字)的RAM存储区域组成。还可以进一步完成存储器扩展的教学实验。5.原理上讲，主时钟脉冲的频率可在几百KHz~近2MHz之间选择。逻辑运算功能，内部包括16个双端口读出、单端口写入的通用寄存器,和一个能自行移位的乘商寄存器。设置C(进位)、Z(结果为0)、V(溢出)和S(符号位)四个状态标志位。7.控制器采用微程序和硬布线两种控制方案实现，可由实验者自由选择。实验人员可方便地修改已EL可以实现三级中断和中断嵌套。过数据开关手动置入的指令。11.主板上设置数据开关和微型开关、按键和指示灯，支持最低层的手工操作方式的输入/输出，通过指示灯来显示重要的数据或控制信号的状态，可以完成机器调试和故障诊断。板上还有支持教学实验用的一定数量的跳线夹。所有器件都用插座插接在印制板上，便于更换器件。VA.5~2.5A之间。电源模块安装在水平电路板右上角位置，交流220V通过电源接线插到机箱后侧板，经保险丝、开关连接到电路板上，开关安放在机箱右侧靠后位置，方便操作且比较安全。13.两路的串行接口的接插座安放在机箱后侧板以方便接线插拔和机箱盖的打开关闭软件：解释BASIC语言汇软件：解释BASIC语言汇编语言支持监控程序(指令)级模拟教学机模拟：运算器、控制器模拟(微程序级或硬连线控制器级模拟)主存储器模拟，总线、接口模拟输入设备/输出设备模拟软软件：解释BASIC语言汇编语言支持监控程序硬件：运算器，控制器(多种实现：微程序或硬连线控制器，中小主存储器，总线，接口输入设备，输出设备硬件与电路：逻辑器件和设备图1.2软件实现的模拟计算机系统从图1.1可以看到，该计算机硬件系统组成中，功能部件是完整齐备的，运算器、控制器、存PC，同时实现了微程序和硬连线两种方案控制器。从CPU的具体设计和实现技术来说，既支持用中小集成度从计算机组成原理课程教学实验的角度看，该计算机软件系统组成也是完整的，支持简单的高级语言BASIC(包括浮点运算指令和基本函数运算功能)，汇编语言(支持基本伪指令功能)和二进码是宝贵的教学参考资料。从图1.2可以看到，软件实现的计算机指令级模拟系统，可以使实验人员脱离实际的教学计算调试教学机新的软件或硬件功能提供重要的辅助作用。控制器(微程序或硬连线方案)辅助设计软件，可以让同学在PC机上使用该软件直接设计该计制器需要提供的全部控制信号等全部过程，最后会自动生成能装入教学计算机硬件系统中实际应用的最终结果文件。接下来还可以选用微程序级的模拟软件系统，或者硬连线控制器级的模拟软件系统，对经过辅助设计软件得到的设计结果进行模拟运行，计算机屏幕上会详细显示每一步的运行结果，做等方面的理解深度也有益处。2路串行接口据数据总线FPGA/GAR地址寄存器双线选通门控制总线/MIOREQWE/GAR/GIRY运算器部件D内部总线SWTOIB/YTOIB/IRLTOIB/FTOIB控制器部件CZVSA口B口I~I0译从图中可以看到TEC-XP教学计算机的总体组成。在图的左部所表示的是选用中小规模器件实现的CPU系统，由独立的运算器、控制器部件组成。图的中间部分所表示的是内存储器、串行接两个CPU系统都可以通过数据总线、地址总线和控制总线连接内存储器、串行接口线路，从而构成一台完整的计算机硬件系统，安装上必要的软件就可以正常运行，作为计算机组成原理课程内容实例和教学实验设备具有很好的典型性。两个CPU系统需要通过分时或者独占的方式使用同一套存储器部件和串行接口线路。一点是,堆栈指针SP和控制器中的程序计数器PC，都是用这里的几个通用寄存器来实现的,以节省器件与简控制器分别用微程序方式与硬布线方式两种方案实现,实验者可以方便地选择使用其中任何一种。这能方便地比较两种控制器各自的优缺点,和设计过程的相同的、不同的步骤与方法。在选用器件时,微程序方案中选用了美国AMD公司的微程序定序器Am2910芯片,保证微程序设计的规范与实用性；控存体选用唯读存储器(ROM)芯片,通过对该ROM的编程写入方式支持动态微程序设计。硬布线方案中,节拍逻辑与时序控制信号形成部件(组合逻辑线路)选用了GAL20V8现场可编程器件和MacroArrayCMOSHighdensity(简写为MACH)器件,这对简化控制器的逻辑设计与实现至，也有利于进一步掌握数字系统设计自动化和逻辑模拟的新知识。主存储器选用静态存储器芯片,配置了两路各自由8K字节容量的ROM(放监控程序)和2K字节RAM的器件插系列)或电擦除(28系列)的存储器芯片实现。地址总线采用16位宽度，以便访问较大的主存空输入/输出接口及可接入的输入/输出设备,已配备了一路串行接口,可直接连接计算机终端,PCPC操作教学实验计算机方便直观,为教学实验提供了非常先进的实验手段。还提供了由学生自己通过扩展实验实现另外一路串行接口的全部支持。作为最底层的输入/输出手段,开关拨数输入,指示灯显示输出的操作方式还是应该有的。这是系统出现严重故障后(如器件失效等),完成故障定位与排除的最后一道防线,对提高学生的实验技连接插孔。同时还提供了完成中断教学实验所需要的全部支持选用FPGA门阵列器件实现的单个芯片的CPU系统内部组成如下：FLAGOUFLAGOUTALU_YARtimingOutDC_2MIOREQWEIRoutIRDC2RESETCLKFLAG(2)FLAGFLAG(3)二选一REQMIOWEWEMIOALUFLAGIRALU三选一IBOBQ寄存器ControlsignalsgeneratorDC1三选一RAM15Memory/SSTSSHSCISSTSSHSCIIBaddAaddIBaddCLKRESETCLKDIOPort标志位寄存器timingtiming最低为进位Aadd三选一三选一A锁存B锁存D数据RAM0RAMOBQ15ARQ0CYZU单元，数据总线的内容被送到存储器芯片和串行接口芯片的数据线引脚以提供读写数据。内存储器和IO接口芯片的读写命令也由该CPU提供。此时需要确保原来用中小规模器件构建的CPU的地址总线和数据系统综述2.1.1指令分类1.从指令长度区分，有单字指令和双字指令。2.从操作数的个数区分，有三操作数指令、双操作数指令、单操作数指令和无操作数指令。3.从使用的寻址方式区分，有寄存器寻址、寄存器间址、立即数寻址、直接地址、相对寻址等多4.从指令功能区分，给出了算术和逻辑运算类指令、读写内存类指令、输入/输出类指令、转移指令、子程序调用和返回类指令，还有传送、移位、置进位标志和清进位标志等指令。5.按照指令的功能和它们的执行步骤，可以把该机的指令划分为如下4组。在后面几节中给出的指令流程框图、指令流程表都是以此为标准进行指令划分的。JRC、JRNC、JRZ、JRNZ扩展指令ADC、SBB、RCL、RCR、ASR、NOT、CLC、STC、EI、DI、JRS、JRNS、JMPR1)A组指令完成的是通用寄存器之间的数据运算或传送，在取指之后可一步完成。器之间的数据传送；而其它指令在第一步置地址寄存器ARH、ARL，第二步读内存(即取地址操作数)、计算内存地址、置地址寄存器ARH、ARL，第三步读、写内存。4)D组指令完成的是两次读、写内存操作，在取指之后可四步完成。2.1.2指令格式TEC-XP教学机实现了29条基本指令，用于编写教学机的监控程序和支持简单的汇编语言程序双字指令的第二个指令字是操作数、地址字段，分别有3种用法，如下图所示。DRDRSR/直接内存地址/变址偏移量操作码立即数1)单字、无操作数指令：操作操作码00PSHF；POPF；TLCI2)单字、单操作数指令：状态标志(C、Z、V、S、P1、P0)入栈弹出栈顶数据送状态标志寄存器子程序返回DRDR00000000SROFFSET操作码DECINCSHLSHRJRCJRNCJRZJRNZNOUTPUSHPOPDRDRDRDROFFSET；OFFSET；OFFSET；OFFSET；DRDR←DR-1DR←DR+1LDRRDRASRDRDR算术右移，最高位保持不变，最低位移入CNOTDRDR求反，即DR←/DRMPRCALROFFSET；RNSOFFSET；3)单字、双操作数指令：DRDRSR操作码ADDSUBANDCMPXORTESTORMVRRLDRRSTRRADCDR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR，SR；DR←DR+SRDR←DR-SRDR←DRandSRDR-SRDR←DRDRandDR←DRDR←SRxorSRorSRDR←DR+SR+CDR←DR-SR-C4)双字、单操作数指令：操作码00000000ADRCALA5)双字、双操作数指令：DR0000操作码0000SRDATAMVRDDR，DATA；DR←DATA操作码RADRLDRXRXDR，OFFSET[SR]；DR，OFFSET[SR]；本指令指令格式汇编语句00000000DRSR00000001DRSR00000010DRSR00000011DRSR00000100DRSR00000101DRSR00000110DRSR00000111DRSR00001000DR000000001001DR000000001010DR000000001011DR000001000001OFFSET01000100OFFSET01000101OFFSET01000110OFFSET01000111OFFSET1000000000000000000001DRSR0000011DRSR100001010000SR10000111DR000010001000DR0000ADDSUBANDCMPXORTESTORMVRRDECINCSHLSHRJRJRCJRNCJRZJRNZJMPALDRRINSTRRPSHFPUSHOUTPOPMVRDPOPFDR，SRDR，SRDR，SRDR，SRDR，SRDR，SRDR，SRDR，SRRRRROFFSETOFFSETOFFSETOFFSETOFFSETADRRDR，DATA操作数222数222222221111111111212011120CZVS***************************A令令功能说明DR←DR+SRDR←DR-SRDR←DRandSRDR-SRDR←DRxorSRDRandSRDR←DRorSRDR←SRDR←DR-1DR←DR+1DR，C←DR/2DR，C←DR*2无条件跳转DR←出栈DR←DATAFLAG←出栈子子程序返回调用首地址在ADR的子序ETCALAADR令0其余寄存器用作通用寄存器，即多数双操作数指令和单操作数指令中的DR、SR；展指令功能功能说明DR←DR+SR+CDR←DR-SR-CDR←/DRCC开中断关中断汇编语句ADCDR，SRSBBDR，SRRCLDRRCRDRASRDRNOTDRJMPRSRJRSOFFSETJRNSOFFSETCICALRSRSTRA[ADR]，SR指令格式00100000DRSR00100001DRSR00101010DR000000101011DR000000101100DR000000101101DR0000011000000000SR01100100OFFSET01100101OFFSET0110110000000000011011010000000001101110000000000110111100000000111000000000SR11100100DR0000100101DRSR100110DRSR111001110000SR1110111100000000CZVS*********类型A组指令C组指令D组指令操作数2211111110000122210第3章TEC-XP教学计算机硬件系统TEC-XP是在原有TEC系列教学计算机系统的基础上，重新设计的新一代产品，进一步增加了下面对图中给出的教学计算机硬件系统的具体线路进行必要说明。和/TxC引脚，用于驱动串行接口正常运行。还要送QC脉冲(频率为307.2KHz)到启停控制电路，用以产生相位不同的两路输出脉冲，作为教学计算机的系统时钟，驱动计算机整机正常运行。启停或者停止(停止送出脉冲)的操作功能。在这个线路的设计中，一定要确保任何一次手工启停的操作都不会影响启停线路输出脉冲的完整性，它的实现原理和设计结果在教材中有详细说明，此处从A运算器的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。运算器的输出还经过两个8位的244器件的控制(使用DCI译码器的/YTOIB信号)被送到内部总线IB，用于把运算器中的数据或者运算结果写入内存储器或者输入输出接口芯片。接收送给它的信息，需要使用控制器提供的SST2~SST0三位信号。运算器还需要按照指令执行的要求，正确地得到最低位的进位输入信号，最低位和最高位的移三位信号的控制下，产生运算器最低位的进位输入信号，最低位和最高位的移位输入信号。教学计算机的总线系统由数据总线、地址总线、控制总线和内部总线共四部分组成。在图中使表示。(1)内部总线，在真正的商用计算机系统中用户是见不到的，在我们这里，它是数据总线在号为高电平时，245使内部和外部总线处于断开状态，相互不能传送数据，仅在该控制信号为低电状态，可以传送数据。此时数据的传送方向受245的另外一个控制从外部总线传送到内部总线。在内部总线和外部总线之间设置245器件，有利于防止在完成内存储器实验或者接口实验时损坏CPU的线路。在译码器DC1的译码信号的控制下，内部总线可以从运址、指令寄存器的低8位的输出(此时高8位可能是符号位扩展信息)、16位的手拨开关输入数据五路WE线引脚，用于通过内部总线和CPU系统进行通讯。做输入输出操作的教学实验或者内存储器的教学因此有效的IO端口地控制总线，用于给出总线周期的类型和一次读、写操作是否结束的信号。在教学计算机中，由用于保存用户读写的数据和作为监控程序的系统工作区，包括系统堆栈和用户堆栈数据。这个存储HCS。这两个芯片的读写控制信LK地址总线接串口设备MAX202/RD/WRC/地址总线接串口设备MAX202AR15~AR13AR6~AR4TxDAR/CEARCLKCLKTxC/MMREQ控制总线/MIOREQ/WE/MMREQ控制总线/MIOREQ/WED/GAR内存芯片片选内存芯片片选VccIO芯片片选/CE0,/CE1,...RAM0,RAM15,Q0IB7~IB4Q15Q0CinR/RYYYYFLAGFLAGY/MMREQ,/IOREQ/MRD，/WE,/RD,/WRDDDDY/CS？RAM0/YTOIBDD/WEDD/WE/FTOIBDB15~8数据总线DB/MIO245245/MAP/GIR//GIRMAPROMI8~I0数据244244PLCLKPLCLKT3~T0/SWTOIBT3~T0/SWTOIB开关开关TimingMTiming数据3数据SCCCI数据CLK2IR15~IR8数据RESETC_M#DCCKdQbQaCD161CKSCCMIOREQWECLK/GIRMIOREQWECLK/GIR/GAR…当前微地址显示CZSINT#VccGND/IRLTOIB/FTOIBP电平址总码将产生存储器请求(有存储器读写要求)信号/MMREQ和IO请求(有IO读写要求)信号/IOREQ，g芯片)等组成。/OEF4Cn+4OVRFRA锁存器ALUS三选一B锁存器IIIIIIA地址4B地址4RAM3A16个B通用寄存器三选一RAM0Q器三选一IIIRSRSA号)、B地址(寄存器编号)指定被读写的寄存器。两路读出数据分别用A、B标记，经锁存器线路个数据位，通过它们，实现芯片内部上述三个组成成分之间的联系，也实现该芯片和其外界信息的据)送出芯片，标记为Y；果右移一位的值中选择其一，作为通用寄存器的写入信息，实现的是通用接存器接收及移位功能。M；体规定如下表所示。LLLLLHLHHLHLHHHHLHLHLHLHR＋SS－RR－SR∨SR∧SR∧SR⊕SR⊕SLLLLLHLHHLHLHHHH数据来源I0RSLAQHABL0QH0BL0AHDAHDQHD0结结果处理通用寄存器组FQQ→QFFAFFFFFLLLLLHLHLLHHHLLHLHHHLHHH关于该芯片的具体线路尚需说明如下几点:EY③RAM3、RAM0、Q3、Q0均为双向(入出)三态逻辑，一定要与外部电路正确连接。GP信号。其有关规定如下图所示。注意两个跳变沿和低电平所实现的不同控制功能。//G/PY3~Y0Am2901RAM0/OEA~A0B3~B0I8~I0OVRRAM3号(Cn)，4个标志位输出信号(F3,OVR,F=0000,Cn+4)，通用寄存器最高、最低位移位入出信号 QGP属于控制类型的信号包括：主脉冲信号(CP)，输出使能信号(/OE)，两个4位的寄存器选择信IY15-Y0。四个芯片的F=0000管脚(集电极开路输出)连接在一起，并经一个电阻接到+5V电源以得到CP故应将四个芯片的这些信号的各对应管脚连接在一起。Cn+y/G/PCn+x/G/PCinCy低位RAM15/OEA地址B地址D15~D12RAM0I8~I0OVRR3.需要在Am2901芯片外部的处理的逻辑功能有一些功能(数据)取决于如何使用Am2901，与指令和指令的执行步骤有关，必须用另外的线路来处理的，包括:选择码000001010例ADD，DECBINCADCSBB01C101111Q15说明X用于逻辑移位指令RAM0原码除(左移)乘(右移)RAM0用于算术右移指令AM0CFXX/F15X0CX输入输出管脚并写出对应的逻辑表达式，经过编译以处理之后，把融丝图文件的内容通过编程器设位。2C0MI7最低位进位信号和左/右移位信号的形成逻辑BIT8SCI1MI5MI4ZrH8CyOVRGNDZrL8CZEROQ7RAM15Q15RAM0Q0RAM7CINF3VCCQ0=SSH*SCI1*/SCI0*/F3*/BIT8ZERO=/BIT8*ZrH8*ZrL8+BIT8*ZrL8Q7=SSH*SCI1*/SCI0*RAM7*BIT8RAM7=SSH*SCI1*/SCI0*C*BIT8RAM15=SSH*/SCI1*SCI0*C*/BIT8Q15=SSH*SCI1*/SCI0*RAM0*/BIT8CIRAMBITRAM0=SSH*/SCI1*SCI0*CSST编码恢复标志位原来的现场值置"0"C,另三个标志位不变置"1"C,另三个标志位不变右移操作,另三个标志位不变左移操作,另三个标志位不变联合右移,另三个标志位不变01AMQ0状态位输入SSFZZFVVCCCYVVVVVZZZZZ明SSSSS状态寄存器的实现逻辑FLAG123456789101112CLKSST2SST1SST0IB7IB6IB5IB4CYZrOVGNDOEF3MI5C0CZVSQ0RAM0RAM3VCCC0：=CY*/MI5值运算符左边符号表示的触发器线路中。m来自内部总线SZVS信号0CYRAM0FLAGGAL右输入GALY4片Am2901OVR运算器RAM0/OEAB地/OEAB地地址址进位GAL左输入GAL01C信号0C指令寄存器IR(16位长度)，节拍发生器(4位触发器的节拍状态)和时序控制信号形成部件(1CLKCLK......(由与_或两级组合逻辑门电路组成)CZCLK程序计数器PC用于保存下一条将要执行的指令在内存中的单元地址，有增量功能(PC+1→指令寄存器IR用于保存当前正在执行的指令的主要内容，在读取指令的周期接收从内存中读出来的一条指令，以便提供本指令的操作码和使用的数据或者数据地址。在教学计算机中，指令寄节拍发生器Timing用于使用几个触发器的不同的编码状态来区分和标示指令的执行步骤，指g时序控制信号产生部件用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信位信号(C、Z、S)等，通过由与_或两级门电路产生并提供出一条指令的一个执行步骤使用的全部控制信号，这些信号可以直接送到每个被控制对象，或者经过译码器送到被控制对象。在教学计算机中，时序控制信号产生部件选用一片有100个引脚的CPLD器件实现，两个译码器选用三八译3.3.2教学计算机的指令执行流程B、写操作，或一次IO设备的读、写操作，在读取指令之后可二步完成，第一步用于向地址寄存器送入16位的(或8位的IO端口)地址，第二步完成内存或外围设为头一次读出的数据就是下一次读写操作要使用的地址信息，读出之后直接(或经过一次加法运算)。CALRPC容(子程序调用指令的后续指令地址)到堆栈，第3步把寄存器中全部指令又被划分为基本指令(29条)和扩展指令(19条)两大类，两类指令合在一起才构成一套比较完整的指令系统。基本指令已经由生产厂家完成设计并实现，被用来支持监控程序和简单的汇编语言程序设计，设计结果作为教学内容的实例写进了教材中。扩展指令则保留给实验者在控制器部件的教学实验中自己动手来设计和实现，对扩展指令的设计结果在教师用书中给出。在运行H条指令。教学计算机的使用者还可以设计实现自己选择的其他一些指令。执行B组指令D组指令读写内存或寄存器间传送ARPC，读内存，IR读出指令A组指令寄存器之间的数据运算或传送D传送地址AR地址传送地址AR地址读取指令无CD，即已经得知指令操作码的前提下，节教学计算机系统加电启动时被执行一次，在教学计算机正常运行的过程中不会进入这个节拍。在相邻两条指令进行切换的时刻，即前一条指令已经结束、下一条指令尚未开始的时刻，完成检查等到讲解中断的时候再详细说明。指令的执行流程的逻辑关系表现得更清晰通畅，更容易学习与理解，条件。节拍发生器的逻辑设计与线路实现身可以运行在组合逻辑方式，也可以运行于触发器逻辑方式，并且实现的正好是与—或两级逻辑关号(暂未用)，C_M#是区分组合逻辑或微程序两种控制器的一位控制信号，高电平代表选用组合的逻辑表达式。123456789101112CLKIR15IR14IR13IR12IR11IR10IR9IR8RESETNCGNDOEC_M#NCT4T0T1T2T3NCNCINTVCCT4:=GNDT3:=C_M#*/RESETT2:=C_M#*RESET*/T3*/T2*T1*/T0*IR15+C_M#*RESET*/T3*T2*T1*/T0+C_M#*RESET*/T3*T2*/T1*/T0*IR15*IR14*IR11+C_M#*RESET*/T3*T2*T1*T0T1:=C_M#*RESET*/T3*/T2*/T1*/T0+C_M#*RESET*/T3*/T2*T1*/T0+C_M#*RESET*/T3*T2*T1*/T0*IR15*IR14*/IR11+C_M#*RESET*/T3*T2*/T1*/T0*IR15*IR14*IR11T0:=C_M#*RESET*/T3*/T2*T1*/T0*/IR15+C_M#*RESET*/T3*T2*T1*/T0*IR15*IR14*/IR11+C_M#*RESET*/T3*T2*/T1*/T0*IR15*IR14*IR11+C_M#*RESET*/T3*T2*T1*T0DESCREPTION3.3.3教学计算机的时序控制信号形成部件1.确定控制器应提供的控制信号教学计算机的总体组成情况，部件之间的连接关系，即数据传送的通路，如图2-18所示。控制器的功能，是向计算机各个功能部件提供它们协同运行所需要的控制信号。应该向各功能部件提供出哪一些控制信号，是由被控制部件的组成情况和运行原理所决定的。下面结合教学计算机的总体组成和部件之间的连接，从各个部件实际需求的角度，来分析并决定控制器部件需要为它们提供制作用。节拍状态码节拍状态码标志位状态MRWI2~0I8~6I5~3B口A口SSTSSHSCIDC2标志位状态连接设备开关门双向三态门最低位移位信号教学计算机的数据通路与微命令的控制作用开关门中断向量数据开关2．教学计算机各部件的连接关系：的内部总线。两个需要控制其是否接受输入的寄存器：进行详细的说明。位(累加器和Q寄存器)的移位输入信号②对内存储器和I/O接口部件，控制器主要向它们提供读写操作用到的地址信息和全部控制存和接口的读写操作。设计中一定不能忘记这一使用要求。/MIO01QWE01××操作功能I/O写I/O读写CALU的输出结果，将ALU的输出送到内部总线，主要目的是用于把累加器的内容写进内存或ALU传到地址寄存器；在相对转移指令中，存放的是offset偏移值，需要送内部总线经ALU完成与程序计数器PC的内容相加；此时有一个符号位扩展支持的问题，在计算相对转移指令的转移地16位的中断向量，由2位的中断优先级拼接上确定的高12位数值(通过跳线给出)得到，最3码信号操作说明送开关内容到内部总线010/ETOIB送IR低位字节内容到内部总线(可能含符号为扩展)/INTVH送程序状态到内部总线110/INTV送中断向量到内部总线NC无操作功能，不向内部总线发送数据其实还可以从外部总线向内部总线传送数据(或者相反方向)，但这是通过另外的办法处理的，④对几个特定的寄存器接受输入的控制，也要通过3位编码(标记为DC2)，用来选择允许码信号操作说明指令寄存器接收GAR存器接收INTR恢复原中断优先级/INTN接收新中断优先级/EI开中断/DI关中断要EICPU用户程序中执行一条把上述全部内容归纳在一起，就得出需要控制器形成并提供给计算机各个功能部件的32位时3位用于内部总线,3位用于几个特定寄存器。2.设计指令流程中各时序控制信号的状态值在划分完指令执行步骤(流程)，确定好全部时序控制信号的组成之后，接下来的工作，是根据每条指令的每一个节拍所执行的功能，设计要求它所提供的全部控制信号的状态值。状态、指令操作码、标志位的值)和32个输出变量构成的逻辑关系的真值表。标志位(C、Z、V、S)组成时序控制信号产生部件的输入信号。第2列和最右一列是注释部分，分别标明指令对应的汇编语句名和本节拍完成的主要操作功能，为理解与阅读指令流程表中的内容提供帮助。这里要做的工作，就是依据已经完成的指令执行流程设计(指令节拍划分与编码，每一条指令的每中去。这基本上是一个查表(教学计算机简明操作卡上的内容)并填写的过程，繁琐而机械，却容不得任何错误。式。同一个节拍中的不同指令又依据指令操作码排序。输入逻辑变量中的状态标志位(C、/C、ZZI位置，条理更清晰。确定每一个(组)时序控制信号的编码值的原理并不难理解，就是依据指令执行流程中每一个节拍应完成的操作功能，找出需要使用的各个(组)控制信号编码值。例如，在0011节拍的实现对其他各个横行的内容都可以参照此办法进行填写，每一个方格中的数值到底选择哪一个编码，要依据本横应完成的功能到教学计算机的简明操作卡中查找。表3-12基本指令执行流程表节拍0000001000110110指令ADDSUBANDCMPXORTESTORMVRRDECSHLSHRJRJRCJRNCJRZJRNZJMPA编码000000000000000100000010000000110000010000000101000001100000011100001000000010010000101000001011010000010100010001000101010001100100011110000000/MR/W001I2-0001011000001001001001001001001011011011011011I8-60110100010110110110010110010110110110110110C10/C10Z10/Z1010I5-3001000000000001001011000001000000000000000000000000000B010101010000DRDRDRDRDRDRDRDRDRDRDRDR010101010101010101010101A010101010000RRRRRRRR0000000000000000010101010101010101010101SST000000000001001001001001001001000001001000000000000000000SSHSCI001001000000001000001000000000000000001000000000000000001DC2011001000000000000000000000000000000000000000000000000000011DC1000000000000000000000000000000000000000000000010010010010010000注释0→PC，DI#=0PC→AR，PC+1→PCDR+SR>DRDR-SR>DRDRorSR>DRDR-SRDRxorSR>DRDR^SRDRandSR>DRSR>DRDR-1>DRDR+1>DRSHLDRSHRDROffset+PC>PCOffset+PC>PCOffset+PC>PCOffset+PC>PCOffset+PC>PCPC>AR,PC+1>PCLDRR100000011001000010000000SR000000011000SR>AR0110IN1000001010011100100000000000000000011010IRL→ARL-32--33-STRR10000011011001000DR0000000000011000DR>ARPSHF1000010001101100101000000000000011000SP-1>SP、ARPUSH1000010101101100101000000000000011000SP-1>SP、AROUT1000011000100000000000000000011010IRL→ARLPOP1000011101101000001000100000001011000SP>AR,SP+1>SPMVRD1000100001101000001010101000001011000PC>AR,PC+1>PCPOPF1000110001101000001000100000001011000SP>AR,SP+1>SPRET1000111101101000001000100000001011000SP>AR,SP+1>SP0110CALA1100111001101000001010101000001011000PC→AR，PC+1→PC0100JMPA1000000000101100001010000000000000000MEM→PCLDRR10000001001011000DR0000000000000000MEM→DR1000001001101100000000000000000000000(PORT)→R0STRR100000110000010000000R000000000001SR→MEMPSHF1000010000000000100000000000000000000011FLAG→MEMPUSH100001010000010000000R000000000001SR→MEMOUT1000011001000100000000000000000000001R0→(PORT)POP10000111001011000DR0000000000000000MEM→DRMVRD10001000001011000DR0000000000000000MEM→DRPOPF1000110000100000100000000000010000000000MEM→FLAGRET1000111100101100001010000000000000000MEM→PCCALA1100111000100000000000000000000000000(AR)→Q0111CALA1100111000110110001010000000000000110101CALA1100111000001001000001010101000000000001PC→MEM，Q→PC表-34-3.用线路实现表3－12所确定的功能表2-12是体现教学机硬连线控制器的时序控制信号部件功能的一张真值表。由真值表出发设计其线路实现是数字电路的基本核心知识，通常要经过写出相应的逻辑表达式，适当化简，再选用由与-或两级逻辑关系实现的线路这样3步来完成。在教学计算机中，这个线路使用的是由5000个门组成的MACH器件，内部实现的正好就是与-或两级逻辑关系，又可以现场编程，完全适用。在本小节的最后一段给出了实现表2-12所规定功能的逻辑表达式。写逻辑表达式时，选用的是层次结构的逻辑描述语言ABEL，用到的主要符号简单汇总″表示开始单行注释，例如：″ControllerofTec_2000UsingMacro4；是一个逻辑表达式或一个定义的结束符&是与运算符#是或运算符！是取反运算符=是组合逻辑的赋值运算符()ABEL语言中允许使用括号，在逻辑表达式中可以灵活地定义运算的优先级。定义输入引脚：变量名pin管脚号，例如：Cpin4；前面已经提到，输入变量包括4个节拍状态位，8位的指令操作码，状态标志位C和Z。定义输出引脚：变量名pin管脚号istype′com′，com表示是组合逻辑变量例如：REQpin58istype′com′；前面已经提到，输出变量主要是32位的控制信号，还有一个NewIns，表示新指令(扩展指令)。定义变量组合关系：变量名=[变量名1，变量名2，…]；例如：T=[T3,T2,T1,T0];表明T3~T0组合为T，在逻辑表达式中可以用(T==[0,0,1,1])取代/T3&/T2&T1&T0，可读性更好。又如：IR=[IR15,IR14,IR13,IR12,IR11,IR10,IR9,IR8];表明IR为8位指令操作码在后面可以用其定义宏，例如，ADD=(IR==[0,0,0,0,0,0,0,0])；为了实现扩展指令，还在ABEL语言的程序中，说明并使用了MACH芯片内部的隐埋(buried)宏单元(Node)，它与输出宏单元的功能很类似，只是不能直接连接输出引脚。可以通过_MIO00,REQ00,_WE00Nodeistype'com';的方式说明隐埋(buried)宏单元。4.扩展指令及其实现在教学计算机完整的指令系统中，特意划分出19条扩展指令，在产品出厂时，通常情况下，控制器中并没有实现这19条指令，特意留给学生在完成控制器部件设计的教学实验中来实现。基本指令和扩展指令合在一起，才能构成一套较为完整的指令系统，这两类指令需要在指令格式、操作码编码及指令分组关系、使用的寻址方式、指令执行步骤划分等各个方面保持协调一致，以保证教学计算机系统的规范和易用性，还可以使扩展指令的教学实验更简单易行。例如，可以在基本指令集的基础上，把全部扩展指令也添加进去，包括指令流程设计、指令执行的流程表的内容设计等，设计结果如图2-？所示。其中属于A组、D组的扩展指令使用与同组基本指令相同的执行流程，扩展指令中不含B组指令，C组指令中有4条是通过3步完成两次内存读写操作，选用D组指令4个执行步骤中的3个步骤来实现，图中通过从0110节拍到1110节拍添加一条连线来表示这一扩展。扩展指令的一个重要部分是实现了中断隐指令，这是响应中断请求过程中必须完成的功能。需要对中断隐指令有一个正确的理解，它并不是一条真正的指令，没有自己的操作码，-35-读取指令读内存，IR读出指寄存器之间的数据运算或传送不能被用于汇编程序设计中，更准确一点的概念，应该把它理解为计算机指令执行步骤的特定延伸。在这个特定步骤中要做的第一个动作是检查有无中断请求，在没有中断请求时，一条指令结束后，计算机将自动进入下一条指令的执行过程，在有中断请求时，需要停止主程序的运行过程转去响应并处理中断，中段处理完成之后还需要转回主程序继续执行，为此有一些追加的操作功能需要完成。在本教学计算机的具体实现中，需要完成关中断，把主调用程序的断点和程序状态字保存到系统堆栈中，并把子程序的入口地址传送进程序计数器PC这样几项功能，要经过6个步骤才能实现，要求划分出读取指令读内存，IR读出指寄存器之间的数据运算或传送有ARARPC，PCPC+1无INT#？B0110010组指令B传送地址AR地址读、写内存或读、写外设A组指令C组指令DA组指令0101传送地址AR地址读写内存INTN#,AR,SPSPINTN#,QSTRMEMQSTRARAR,SPSP-1INTV#,MEMINTV#,PCIB图3-17教学计算机的指令执行流程图设计与实现扩展指令的过程中，必须保证无论这部分的设计结果正确与否，都不会影响基本指令的正常运行，否则教学计算机将进入非预期状态，导致下一步的调试工作难以进行。-36-为此，有必要对MACH器件内部的逻辑线路的使用方式做出一点限制，把基本指令使用的、扩展指令使用的两路控制信号明确区分开来。指定产生基本指令使用的控制信号的线路由I/O宏单元承担，将它们直接连接到器件的输出引脚，指定产生全部扩展指令使用的控制信号的线路改由器件内部的隐埋(buried)宏单元(Node，不能直接连接输出引脚)承担，再把隐埋宏产生的控制信号作为一个“或”项与I/O宏的信号归并到一起，使其可以输出。为此，在描述MACH器件内部功能的ABEL语言的程序中，把产生基本指令使用的控制信号的表达式写在对应的输出引脚处，把产生扩展指令使用的控制信号的表达式写在各自的内部节点处，还要限制完成扩展指令的过程中产生的设计错误不会影响基本指令正常的运行过程。例如：_MIO,REQ,_WEpin55,58,56istype'com';为3位控制信号分配3个输出引脚_MIO00,REQ00,_WE00Nodeistype'com';为3位内部信号分配3个内部节点!_MIO=C_M&((T==[0,0,1,0])基本指令使用的控制信号由前4个或项产生#(T==[0,1,0,0])&(MVRD#LDRR#POP#JMPA#RETPOPFSTRRPUSHPSHFIN#OUT)#(T==[0,1,0,0])&(CALA)#(T==[0,1,0,1])&(CALA))#C_M&!_MIO00;!_MIO00=(T==[0,1,0,0])&IR13此或项把扩展指令使用的控制信号归并进来产生全部扩展指令使用的控制信号的表达式#(T==[0,1,1,1])&(CALR#LDRA#LDRX#STRX#STRA)&IR13#(T==[0,1,0,1])&(LDRA#LDRX#STRX#STRA#IRET)&IR13#(T==[1,1,0,0])#(T==[1,1,0,1]);在表达式中，把!_MIO00作为形成!_MIO信号的一个或项，实现了两路控制信号的归并功能。在形成!_MIO00的表达式中的3个或项中，用到了IR13(扩展指令该位为1，基本指令该位为0)作为一个“与”因子，可以使用于扩展指令的微指令中的这一位控制信号设计错误不影响基本指令的正常运行。在形成!_MIO00的表达式中的最后2个或项中，用到的节拍只出现在扩展指令的表达式中，通过节拍信号就已经和基本指令区别开来。下面给出扩展EI、DI、IRET这3条指令和中断隐指令的设计结果作为例子，说明完成扩展指令的工作步骤和操作技术。扩展指令大体上可以分为定义指令格式和功能、划分指令的执行步骤、确定这些指令的执行流程表的内容，写出有关扩展指令用到的32个控制信号的逻辑表达式，编译之后将结果文件内容下载到MACH芯片中，进一步完成调试和试运行这样几个步骤，与教材中讲解基本指令的设计过程与实现技术很类似。正如前面刚刚讲到的，需要做到不使扩展指令过程中出现的设计错误影响基本指令的正常运行，需要在不修改基本指令使用的控制信号的逻辑表达式的基础上，把扩展指令使用的控制信号的逻辑表达式添加进去，并合理地把它们归并到器件对应的输出引脚输出出来。请务必注意，对扩展指令只需设计实现它特定的操作步骤和处理功能就可以了，在需要读取指令或者检查中断请求时，直接进入已经在基本指令中实现了的这几个操作步骤即可，无需另外设计，这是所有指令(含基本和扩展两个部分)公用的操作步骤。-37-表3-12与中断有关的扩展指令执行流程表节拍节拍指令编码/MR/WI2-0I8-6I5-3BASSTSSHSCIDC2DC1注释0011EI011011100000001000000000000000000000EI0011DI011011110000001000000000000000001000DI0110IRET11101111001101000001000100000001011000SP>AR,SP+1>SP0100IRET11101111001000001000000000000100000000MEM>FLAG0111IRET11101111001101000001000100000001011000SP>AR,SP+1>SP0101IRET11110111001101100001010000000000000101001000000000000000000001011STR→Q，DI#1110001101100101000000000000011000SP-1→SP，AR11000000001000000001010000001001PC→MEM，INTN#1111001101100101000000000000011000SP-1→SP，AR11010000100010000000000000000000010110101100001010000000000000101INTV#，IB→PC3.4微程序控制器部件的技术说明现，在图中用虚线框表示)，指令寄存器IR，控制存储器，微指令寄存器，以及微指令下地址形成芯片Am2910(微程序定序器)、微指令转移条件判断线路、微地址映射部件组成。在具体实现中，为了方便调试，还安排了用于显示的当前微地址寄存器。微命令微下地址微命令CP微指令寄存器CP/PL//PLCI3~CI0/MAPCP微程序定序器/MAPCP微程序定序器Am2910控制存储器微地址MAPROM指令操作码指令寄存器IR/OE/指令操作码指令寄存器IRCPCP当前微地址寄存器CP条件判断线路SCC指示灯程序计数器PC图2-11微程序控制器的基本组成3.4.1Am2910芯片的内部组成和功能说明Am的器件，即它的输入输出的地址位数和器件内的部件位内部组成包括一个四输入的多路地址选择器，用来从寄存器/计数器(R/C)，直接输入(D)，微程序计数器(PC)或微堆栈(F)四个输入中，选择其一作为下一条微指令的地址。寄存器/计数器用作寄存器时，主要用于保存一个微地址，用以实现微程序转移；当它用作计数器时，具有减一功能(何时减一，取决于Am2910的命令码)，主要用于控制微程序的循环次数。微程序计数器由增量器和寄存器PC组成。当增量器的进位输入C1为高电平时，多路器的输出Y加1后装入PC(即PC←Y+1)，用于实现微程序的顺序执行；而当C1为低电平时，多路器的输出Y直接装入PC(即PC←Y)，用于实现同一条微指令的多次执行。SP用于保存微子程序调用时的返回地址和微程序循环的首地址。微堆栈指针SP总是指向最后一次压入的数据，因此，执行微程序循栈已满信号(/FULL=0)，这时，任何压入操作都将覆盖掉栈顶的原有数据。当/PL有效时(即/PL=0)，D来源于微指令的下地址字段，用于给出微程序转移地址；当/MAP有效时(即/MAP=0)，D来源于MAPROM，用于实现从机器指令的操作码找到相应的微程当/VECT有效时，(即/VECT=0)，选择D的另一路来源，目前的系统中未使用。产生芯片内工作需要的控制信号和外部要用的三个控制选择信号/PL、/MAP和/VECT。D11~D0P寄存器/计数器R/CX微堆栈F出输入减R为零微程序计数器命令译码器VECT量/保DRFuPC持装零数/选择压入/弹出保持/清零/清多路地址选择器微堆栈指零检测增量器输FULLIRLDY11~Y0图2-12Am2910内部结构框图(1)输入信号：D11-D0：外部直接输入的数据，既可作为寄存器/计数器的初值，也可以经过地址多路选择器直II微堆栈的操作。CI：增量器进位输入，当其为高电平时，控制微指令地址增量，即执行PC←Y+1，当其为低电CP：时钟脉冲信号，由低变高的上升边沿触发所有内部状态的变化。(2)输出信号：Y11-Y0：下一条微指令的地址，它直接被用作为读控制存储器的地址。/FULL：微堆栈满信号，低电平有效。器当前值的组合结果来决定。//CCEN=0Y输出堆栈Y输出堆栈0清除0清除PC/D压入D/D/PC/D/PC压入PC压入PC/D/F/F/PC弹出PC弹出PC/F弹出PC/PC/F/PC弹出D弹出PC弹出完成功能初始化条件转微子程序指令功能分支条件转移转中断向量C微子程序非零循环条件返回顺序执行三路转移信号MAP/VECT操作///////零零0123468其中只有少数命令(如0，2和14号命令)的执行结果仅由命令码本身决定，大部分命令还都要受到测试条件(/CC和/CCEN)为真还是为假的控制，有些命令(如8，9和15号命令)的执行结果，试条件是否通过的双重控制，可以实现三路微程序转移的功能。件)得到，并将其作为输出微地址Y的值，实现用指令操作码找到对应该指令的微程序段的入口地址，从而开始该条指令的特定执行过程。令也可以用于实现无条件的微程序转移来使用。14号命令：顺序执行，即下一条微指令是紧跟在本条微指令后面的那条微指令。2)把/CCEN接地，使Am2910的条件判断结果只取决于/CC。3.4.2教学计算机的微程序控制器的设计和实现微微下地址/VECTCI3~CI0微程序定序器Am2910/CC/CCEN条件判断线路微命令微指令寄存器控制存储器16位32位程序计数器CP微地址映射部件MAPROM指令寄存器/MAPCPCP微地址/PL/OE图2-10微程序控制器的基本组成微程序控制器的基本组包括：控制存储器、微指令寄存器、微程序下地址形成芯片Am2910(微程序定序器)和配套线路(微指令转移条件判断线路、微指令地址映射部件)，指令寄存器IR和程对每个子部件简要说明如下。(1)控制存储器指令寄存器IR微指令，包括16位的微指令下地址信息(来自CM1和CM0)和32位的微命令信号(来自MACH)。选指令寄存器IR片内的逻辑电路如下图所示。CLK微指令地址辑线路A、B口信号合成32位的微命令字段的信号内容(见微指令执行流程表)的逻辑表达式完成的。8位的微指令地址是逻辑表达式的输入变量，控制存储器中每位微码的值用一个表达式描述。这些逻辑表达式给出在本节的最后部分。在把微指R产品出厂时，全部基本指令的微程序已存放在里边，且只提供读操作功能。同时，教学计算机需要把设计好的微指令写入相应的控制存储器中(控制信号与器件及其管脚的对应关系在后面给出)。(8位)(8位)(8位)SSHSCI1~0DC2DC1(8位)OREQWEIII(8位)(8位)表AB用的寄存器的编的编码(0000、0101、0100)不能由指令寄存器提供，只能在微指令的A口、B口字段直接给出，RAABB达式中的符号，后跟下划线的代表来自IRIRIRIRDR和SR字段的内容，不跟下划线代表产生之后送给运算器的控制信号。A3=A3-&IR3A2=!A3-&A2-#A3-&IR2A1=!A3-&A1-#A3-&IR1A0=!A3-&A0-#A3-&IR0B3=B3-&IR7B2=!B3-&B2-#B3-&IR6B1=!B3-&B1-#B3-&IR5B0=!B3-&B0-#B3-&IR4(2)微指令寄存器S(3)微程序定序器和配套线路，用于形成下一条微指令的地址，具体由3部分组成：微程序定Am0芯片，微指令地址映射部件和微指令转移的条件判断线路。①微程序定序器Am2910芯片，其内部组成、实现的功能和使用办法已经在前一节单独讲解过，在此不再赘述。②微指令地址映射部件的8位指令操作码，其输出内容为这条指令对应的微程序段的入口地址。指令操作码与相应入口地址的对应关系在下一节给出。脚与微程序定序器Am2910的/MAP引脚相连。③微指令转移的条件判断线路当按下“RESET”按键时，产生一清零信号CLR，使含有控制信号CI3~CI0的微指令寄存器开始执行微程序。需要判断测试条件是否成立，教学机中根据由控制信号SCC3~SCC0规定的判断条件，结合指令操作微程序定序器和配套线路，依据微指令的下地址字段的内容形成下一条微指令的地址，在教学PL效时，该值才有意义(被使用)。③微指令必定转移时，是8位的转移地址拼接命令码3再拼接必转的条件编码0000，例如表2-8条件微指令转移所依据的判断条件(下面的条件满足时，使/CC=0)JRC、JRNC、JRZ、JRNZ条件不满足时，转IR10=0(IN指令)时，转IR8=1(寄存器出栈/入栈)时，转(CI3~CI0=0011)000101LVSCCGALC_M#是组合逻辑/微程序控制器选择信号，为低时是微程序方案，为高时是硬布线方案。V6789101112CKS3S2S1S0CZINT#SRST#NCGNDC_M#I0CK3I1I2I3CCMNRSTNCCC#I4VCC/CC#=/S3*/S2*/S1*/S0+/S3*S2*/S1*/S0*/I1*/I0*/C+/S3*S2*/S1*/S0*/I1*I0*C+/S3*S2*/S1*/S0*I1*/I0*/Z+/S3*S2*/S1*/S0*I1*I0*ZCCM=/S3*S2*S1*S0*I0/S3*S2*/S1*S0*/I1*/I0*/S/S3*S2*/S1*S0*/I1*I0*SCCM.OE=VCCCC#.OE=VCCNRST.OE=VCCCK3.OE=VCCDESCRIPTION(1)教学计算机的微程序控制器组成中还设置有一个当前微指令地址寄存器，由1片74LS377。(2)指令寄存器IR、程序计数器PC的组成和作用，与硬连线控制器中的规定完全相同，在此(3)微指令字中32位的微命令字段用于控制运算器部件、存储器和接口部件、内部总线和几个特定的寄存器，与硬连线控制器中的规定完全相同，在此不再说明。详细内容接下来把教学机微程序控制器的设计的几个主要步骤及其设计结果汇总如下。，框内的文字表明这条微指令实现的功能，方框外的2位十六进制的数字表示这条微指令在控制存储器中的单元地址，方框之间的带箭头的连线表示微指令之间执行的次序关系，该连线旁边无文字标注的表示执行过前一条微指令无条件地开始下一条微指令的执行步骤，有文字标注的表示进入下一对微程序的总体构成及有关微程序段的功能说明如下。寄存器之间运算与传送IR(AR)读、写内存CD扩展指令执行流程图AR地址C读、写内存AR地址D组读、写内存PC地址ARPC/MAPA组B组地址为00的微指令用于给出监控程序的首地址和禁止中断，仅在教学机加电启动时被执行一次，教学机在正常运行的期间不再使用这条微指令。地址为03的微指令用于通过指令的操作码映射出这条指令特定的执行步骤的首条微指令的地址并读出这条微指令，也公用于每条指令。只有条件相对转移指令，需要通过一个步骤判断转移条件是否满足，不满足时则结束指令的执行过程，本指令只用到一条微指令，条件满足时则要转移，需要顺序进到下一条，把指令的转移地址微PC要无条件地转向条指令可以合用的微指令尽可能地归并为一条，以节省控制存储器空间。执行过后都要无条件地转检查中断请求的那一条微指令。执行过后要无条件地转去执行地址为30、用于检查中断请求的那一条微指令。地址为30的微指令，完成检查中断请求的功能(顺便暂存程序状态字到Q寄存器)，无中断请求时，就进入下一条指令的执行过程，即开始读取指令的第一个操作步骤；有中断请求时，进入响应和处理中断的过程，此处先用一条实现空操作的微指令替代，学习到中断处理的内容时再改写成真正的响应中断的几条微指令。令字下地址字段的内容和微指令地址映射直接相关，在教学计算机中是按如下原则分配的。完成了关中断)，把这条微指令安排在控制存储器的00单元。(2)接下来的3个控存单元(地址为00、01和02)用于保存所有指令公用的、实现读取(3)再接下来的控制存储器单元分配给解释执行全部指令的有关微程序。且将其安排在对应JR指令的那条微指令(地址为11)之前更方便。对指令的第2条微指令将分别通过微指令的顺序执行和条件微转移执行与公用入口的微指令相衔中,在微指令的下地址字段中必须依此给出正确的信息。接下来可以把地址为1A、1B、1D、1E、1F、上面给出的只是分配控制存储器地址的一种可行选择，很容易选用另外的方案实现同样的功能